[發(fā)明專利]頻率校準系統(tǒng)、方法及應答器

有效

• 申請?zhí)枺?/td>: 202110237217.4
• 申請日: 2021-03-03
• 公開（公告）號: CN113078991B
• 公開（公告）日: 2022-07-22
• 發(fā)明（設計）人: 黃金煌
• 申請（專利權）人: 北京紫光青藤微系統(tǒng)有限公司
• 主分類號: H04L7/033
• 分類號: H04L7/033;H04L7/00;H04B1/59
• 代理公司: 北京清亦華知識產(chǎn)權代理事務所(普通合伙) 11201
• 代理人: 韓海花

1.一種頻率校準系統(tǒng)，其特征在于，包括：

鎖相環(huán)，所述鎖相環(huán)的第一輸入端用于輸入?yún)⒖紩r鐘信號，所述鎖相環(huán)用于基于所述參考時鐘信號、預設分頻比及第一預設時鐘信號運行，以輸出第二預設時鐘信號，其中，所述第二預設時鐘信號的第二預設頻率等于第一目標時鐘信號的第一目標頻率的第一正整數(shù)倍；

時間數(shù)字轉換單元，所述時間數(shù)字轉換單元的第一輸入端與所述鎖相環(huán)的輸出端相連，所述時間數(shù)字轉換單元的第二輸入端用于輸入第一目標時鐘信號，所述時間數(shù)字轉換單元的輸出端與所述鎖相環(huán)的第二輸入端相連；

所述時間數(shù)字轉換單元，用于根據(jù)所述第二預設時鐘信號的第二預設頻率與第一目標時鐘信號的第一目標頻率，確定所述鎖相環(huán)的目標分頻比；所述鎖相環(huán)還用于基于所述目標分頻比運行，以輸出第二目標時鐘信號，其中，所述第二目標時鐘信號的第二目標頻率等于所述第一目標頻率的第二正整數(shù)倍；

所述時間數(shù)字轉換單元，包括：

反相器延遲鏈，所述反相器延遲鏈包括多個反相器，所述多個反相器首尾依次連接，其中，第一個所述反相器的輸入端與所述鎖相環(huán)的輸出端相連；

采樣電路，所述采樣電路包括多個D觸發(fā)器，所述多個D觸發(fā)器與所述多個反相器一一對應，其中每個所述D觸發(fā)器的D輸入端與對應的反相器的輸出端相連，每個所述D觸發(fā)器的CK輸入端用于輸入所述第一目標時鐘信號；

分頻比重組電路，所述分頻比重組電路的輸入端與每個所述D觸發(fā)器的輸出端相連，所述分頻比重組電路的輸出端與所述鎖相環(huán)的第二輸入端相連；

其中，所述采樣電路通過所述第一目標時鐘信號的上升沿對所述第二預設時鐘信號進行采樣，得到采樣信號，所述分頻比重組電路用于根據(jù)所述采樣信號確定所述目標分頻比；

所述分頻比重組電路，具體用于獲取所述第二預設時鐘信號的多個第二預設周期中分別包含的延遲時間的第一平均個數(shù)、及所述第一目標時鐘信號的多個第一目標周期中分別包含的所述延遲時間的第二平均個數(shù)，根據(jù)所述第一平均個數(shù)、所述第二平均個數(shù)及所述預設分頻比確定所述目標分頻比。

2.根據(jù)權利要求1所述的系統(tǒng)，其特征在于，所述鎖相環(huán)，包括：

鑒頻鑒相器、電荷泵、無源濾波器、壓控振蕩器及分頻器；其中，

所述鑒頻鑒相器的輸出端作為所述鎖相環(huán)的輸入端，所述鑒頻鑒相器的第一輸入端用于輸入?yún)⒖紩r鐘信號，所述鑒頻鑒相器的第二輸入端與所述分頻器的輸出端相連；

所述電荷泵的輸入端與所述鑒頻鑒相器的輸出端相連，所述電荷泵的輸出端與所述無源濾波器的輸入端相連，所述無源濾波器的輸出端與所述壓控振蕩器的輸入端相連；

所述壓控振蕩器的輸出端作為所述鎖相環(huán)的輸出端，所述壓控振蕩器的輸出端分別與所述時間數(shù)字轉換單元的第一輸入端及所述分頻器的輸入端相連。

3.根據(jù)權利要求2所述的系統(tǒng)，其特征在于，還包括：

分頻比預設單元，所述分頻比預設單元用于存儲預設分頻比；

多路選擇器，所述多路選擇器的輸入端分別與所述分頻比預設單元的輸出端及所述時間數(shù)字轉換單元的輸出端相連，所述多路選擇器的輸出端與所述分頻器相連，所述多路選擇器的輸入端用于將所述預設分頻比或者目標分頻比傳輸至所述分頻器；

其中，當所述多路選擇器的輸入端用于輸入預設分頻比時，所述鎖相環(huán)基于所述預設分頻比運行，以輸出第二預設時鐘信號；

當所述多路選擇器的輸入端用于輸入目標分頻比時，所述鎖相環(huán)基于所述目標分頻比運行，以輸出第二目標時鐘信號。

4.根據(jù)權利要求3所述的系統(tǒng) ，其特征在于，所述分頻器，包括：

整數(shù)分頻器、小數(shù)分頻器及Σ-Δ調制器；

所述整數(shù)分頻器的輸入端及所述Σ-Δ調制器的輸入端與所述多路選擇器的輸出端相連，所述整數(shù)分頻器的輸入端與所述鎖相環(huán)的輸出端相連，所述Σ-Δ調制器的輸出端與所述小數(shù)分頻器的輸入端相連，所述整數(shù)分頻器的輸出端及所述小數(shù)分頻器的輸出端與所述鎖相環(huán)的輸入端相連。