[發(fā)明專(zhuān)利]一種基于FPGA的多通道小信號(hào)測(cè)控系統(tǒng)硬件平臺(tái)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110235523.4
• 申請(qǐng)日: 2021-03-03
• 公開(kāi)（公告）號(hào): CN112947379A
• 公開(kāi)（公告）日: 2021-06-11
• 發(fā)明（設(shè)計(jì)）人: 張新峰;蓋佳佳;吳勇;余亞平
• 申請(qǐng)（專(zhuān)利權(quán)）人: 北京工業(yè)大學(xué)
• 主分類(lèi)號(hào): G05B23/02
• 分類(lèi)號(hào): G05B23/02
• 代理公司: 北京思海天達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 11203
• 代理人: 沈波

本發(fā)明公開(kāi)了一種基于FPGA的多通道小信號(hào)測(cè)控系統(tǒng)硬件平臺(tái)，以ZYNQXC7Z020為核心的系統(tǒng)，完成系統(tǒng)聲學(xué)信號(hào)分析、處理、系統(tǒng)控制、數(shù)據(jù)采集、存儲(chǔ)和傳輸?shù)裙δ堋Ｂ晫W(xué)信號(hào)接收單元包括信號(hào)調(diào)理和信號(hào)采集兩個(gè)部分，完成小信號(hào)放大、濾波、模數(shù)轉(zhuǎn)換等功能。信號(hào)重構(gòu)單元完成D/A轉(zhuǎn)換功能。系統(tǒng)通過(guò)2路串口，與外圍部件進(jìn)行數(shù)據(jù)通訊。以太網(wǎng)接口實(shí)現(xiàn)數(shù)據(jù)裝訂。供電采用模擬電源和數(shù)字電源分開(kāi)供電的方式。

技術(shù)領(lǐng)域

本發(fā)明提供了一種基于FPGA的多通道小信號(hào)測(cè)控系統(tǒng)硬件平臺(tái)，可作為各種小信號(hào)測(cè)試設(shè)備的控制系統(tǒng)，屬于FPGA領(lǐng)域、小信號(hào)測(cè)控領(lǐng)域等。

背景技術(shù)

隨著微電子技術(shù)的發(fā)展，小信號(hào)的處理在通信和信息處理領(lǐng)域運(yùn)用越來(lái)越廣泛。由于小信號(hào)的能量比較小容易被噪聲淹沒(méi)或受到外界干擾，所以傳感器接收到的小信號(hào)往往不能直接被電子設(shè)備有效應(yīng)用，必須經(jīng)過(guò)放大處理后才能對(duì)它所包含的信息進(jìn)行分析應(yīng)用。目前市面上小信號(hào)測(cè)試儀的種類(lèi)越來(lái)越多，但是通用性比較差，往往增加一種功能就需要重新設(shè)計(jì)電路。為了更好地適應(yīng)目前小信號(hào)設(shè)備類(lèi)型的增多，研制一款具有多功能、適應(yīng)多場(chǎng)合的小信號(hào)測(cè)控系統(tǒng)是非常有意義的。

發(fā)明內(nèi)容

本發(fā)明提供了一種基于FPGA的多通道小信號(hào)測(cè)控系統(tǒng)硬件平臺(tái)，可作為各種小信號(hào)測(cè)試設(shè)備的控制系統(tǒng)。通過(guò)接入不同的傳感器能夠?qū)崿F(xiàn)不同小信號(hào)測(cè)試儀的功能。

基于FPGA的多通道小信號(hào)測(cè)控系統(tǒng)主要由主處理器、電源管理模塊、信號(hào)接收模塊、數(shù)據(jù)存儲(chǔ)模塊、信號(hào)重構(gòu)模塊和數(shù)據(jù)通訊接口組成。模塊間的數(shù)據(jù)交互通過(guò)主處理器豐富的可擴(kuò)展的外部接口實(shí)現(xiàn)。系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。

系統(tǒng)各組成單元描述如下：

1)主控制器

主控制器是小信號(hào)測(cè)控系統(tǒng)的核心，完成小信號(hào)采集、分析、處理、系統(tǒng)控制、存儲(chǔ)、傳輸?shù)裙δ堋?/p>

2)信號(hào)接收模塊

信號(hào)接收模塊包括信號(hào)調(diào)理和信號(hào)采集兩部分，完成增益放大、抗混濾波和模數(shù)轉(zhuǎn)換等功能。

3)信號(hào)重構(gòu)模塊

信號(hào)重構(gòu)模塊將采集到的信號(hào)恢復(fù)成原始信號(hào)，可用來(lái)完成小信號(hào)的模擬仿真。

4)數(shù)據(jù)通訊接口

完成主控制單元與專(zhuān)用的整定和設(shè)置裝置通過(guò)百兆以太網(wǎng)通信，實(shí)現(xiàn)模擬目標(biāo)數(shù)據(jù)和任務(wù)設(shè)置參數(shù)的傳輸，并可將自檢數(shù)據(jù)傳輸?shù)秸ㄔO(shè)置裝置。

市面上現(xiàn)有設(shè)備的處理器多為DSP+FPGA+ARM多核相結(jié)合的設(shè)計(jì)，體積較大；少數(shù)FPGA+ARM相結(jié)合的設(shè)計(jì)只包含信號(hào)采集存儲(chǔ)單元，并沒(méi)有涉及信號(hào)重構(gòu)單元。本發(fā)明采用的主處理器將ARM和FPGA集成在一起，具有體積小、功耗低等優(yōu)點(diǎn)。同時(shí)，ADC、DAC均采用SPI控制模式，提高了系統(tǒng)的可開(kāi)發(fā)性。

附圖說(shuō)明

圖1為系統(tǒng)結(jié)構(gòu)框圖。

圖2為聲學(xué)信號(hào)接收單元電路設(shè)計(jì)方案。

圖3為四階巴特沃斯帶通濾波器設(shè)計(jì)方案。

圖4為AD7768-4與主處理器連接。

圖5為單端轉(zhuǎn)差分電路。

圖6為聲學(xué)信號(hào)重構(gòu)單元電路設(shè)計(jì)方案。

圖7為電源芯片選型及供電方案。

具體實(shí)施方式