[發明專利]一種GIP補償電路及其控制方法

在審

• 申請號: 202110234726.1
• 申請日: 2021-03-03
• 公開（公告）號: CN113160766A
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 劉振東;阮桑桑;劉漢龍;郭智宇;鐘慧萍;鄭聰秀
• 申請（專利權）人: 福建華佳彩有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 福州市博深專利事務所(普通合伙) 35214
• 代理人: 黃宏彪

1.一種GIP補償電路，其特征在于，包括晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8、晶體管T9、電容C1、電容C2和電容C3，所述晶體管T2的源極分別與晶體管T2的柵極、晶體管T6的源極、晶體管T3的漏極、電容C2的一端和晶體管T4的柵極電連接，所述晶體管T2的漏極分別與晶體管T3的柵極和電容C1的一端電連接，所述晶體管T2的源極分別與晶體管T3的源極、晶體管T9的源極和晶體管T5的源極電連接，所述晶體管T4的源極分別與電容C2的另一端和晶體管T5的漏極電連接，所述晶體管T5的柵極分別與晶體管T8的漏極、晶體管T9的柵極、晶體管T7的漏極和電容C3的一端電連接，所述晶體管T8的源極與晶體管T9的漏極電連接，所述晶體管T7的柵極與晶體管T7的源極電連接且晶體管T7的柵極和晶體管T7的源極均接第一柵極走線，所述晶體管T8的柵極接第二柵極走線，所述晶體管T1的柵極接第三柵極走線，所述晶體管T6的柵極接第四柵極走線。

2.根據權利要求1所述的GIP補償電路，其特征在于，所述電容C1的另一端和晶體管T4的漏極均接第一時鐘信號，所述電容C3的另一端接第二時鐘信號。

3.根據權利要求1所述的GIP補償電路，其特征在于，所述晶體管T1的漏極接電源的正極。

4.根據權利要求1所述的GIP補償電路，其特征在于，所述晶體管T6的漏極、晶體管T2的源極、晶體管T3的源極、晶體管T9的源極和晶體管T5的源極均接電源的負極。

5.根據權利要求1所述的GIP補償電路，其特征在于，所述晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8和晶體管T9均為N溝道MOS管。

6.一種權利要求1所述的GIP補償電路的控制方法，其特征在于，包括以下步驟：

S1、在第一時間段，控制晶體管T7的柵極和晶體管T7的源極均輸入高電平，控制晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、晶體管T5的漏極、電容C2的另一端、晶體管T6的柵極、晶體管T4的漏極、電容C1的另一端和電容C3的另一端均輸入低電平；

S2、在第二時間段，控制晶體管T8的柵極輸入高電平，控制晶體管T7的柵極、晶體管T7的源極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T6的柵極、晶體管T4的漏極、電容C1的另一端和電容C3的另一端均輸入低電平；

S3、在第三時間段，控制晶體管T1的柵極和電容C3的另一端均輸入高電平，控制晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T6的柵極、晶體管T4的漏極和電容C1的另一端均輸入低電平；

S4、在第四時間段，控制晶體管T4的漏極和電容C1的另一端均輸入高電平，控制晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T6的柵極和電容C3的另一端均輸入低電平；

S5、在第五時間段，控制晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T4的漏極、電容C1的另一端和電容C3的另一端均輸入低電平；

S6、在第六時間段，控制晶體管T6的柵極輸入高電平，控制晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T4的漏極、電容C1的另一端和電容C3的另一端均輸入低電平；

S7、在第七時間段，控制電容C3的另一端輸入高電平，控制晶體管晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T4的漏極和電容C1的另一端均輸入低電平；所述第一時間段、第二時間段、第三時間段、第四時間段、第五時間段、第六時間段和第七時間段均為依次連續的時間段。

7.根據權利要求6所述的GIP補償電路的控制方法，其特征在于，還包括以下步驟：

在第八時間段，控制晶體管T4的漏極和電容C1的另一端均輸入高電平，控制晶體管T7的柵極、晶體管T7的源極、晶體管T8的柵極、晶體管T1的柵極、晶體管T4的源極、電容C2的另一端、晶體管T5的漏極、晶體管T6的柵極和電容C3的另一端均輸入低電平。