[發明專利]半導體器件和形成半導體器件的方法

在審

• 申請號: 202110231275.6
• 申請日: 2021-03-02
• 公開（公告）號: CN113178418A
• 公開（公告）日: 2021-07-27
• 發明（設計）人: 楊芷欣;陳燕銘;楊豐誠;李宗霖;李威養;陳殿豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/092;H01L21/336;H01L29/78
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括襯底。柵極結構在垂直方向上設置在襯底上方。柵極結構在第一水平方向上延伸?？諝忾g隔件在與第一水平方向不同的第二水平方向上設置為與柵極結構的第一部分相鄰。空氣間隔件在由垂直方向和第一水平方向限定的截面側視圖中具有垂直邊界。本申請的實施例還涉及形成半導體器件的方法。

技術領域

本申請的實施例涉及半導體器件和形成半導體器件的方法。

背景技術

半導體集成電路(IC)工業經歷了指數級增長。IC材料和設計中的技術進步已經產生了多代IC，其中每一代都具有比上一代更小且更復雜的電路。在IC發展的過程中，功能密度(即，每芯片面積的互連器件的數量)普遍增加，而幾何尺寸(即，可以使用制造工藝產生的最小組件(或線))已經減小。這種按比例縮小的工藝通常通過提高生產效率和降低相關成本來提供益處。這種縮小也增加了處理和制造IC的復雜性。

例如，已經開發出形成具有低介電常數的柵極間隔件(諸如空氣間隔件)的方法。然而，隨著器件尺寸的不斷減小，形成空氣間隔件的常規方法可能會導致問題，諸如柵極結構塌陷、不期望的蝕刻副產物、對其他組件的過量損壞等。因此，雖然形成低k介電柵極間隔件的常規方法通常已經足夠，但是它們并不是在所有方面都已令人滿意。

發明內容

本申請的一些實施例提供了一種半導體器件，包括：襯底；柵極結構，在垂直方向上設置在所述襯底上方，其中，所述柵極結構在第一水平方向上延伸；以及空氣間隔件，在與所述第一水平方向不同的第二水平方向上設置為與所述柵極結構的第一部分相鄰，其中，所述空氣間隔件在由所述垂直方向和所述第一水平方向限定的截面側視圖中具有垂直邊界。

本申請的另一些實施例提供了一種半導體器件，包括：襯底；柵極結構，在垂直方向上位于所述襯底上方，其中，所述柵極結構在第一水平方向上延伸；空氣間隔件，在所述第一水平方向上延伸，其中，所述空氣間隔件在與所述第一水平方向不同的第二水平方向上與所述柵極結構分隔開，其中，所述空氣間隔件位于與所述柵極結構的第一段相鄰的位置；以及第一介電間隔件，在所述第二水平方向上延伸，其中，所述第一介電間隔件位于與所述柵極結構的第二段相鄰的位置，并且其中，所述第一介電間隔件和所述空氣間隔件形成邊界。

本申請的又一些實施例提供了形成半導體器件的方法，包括：在襯底上方形成柵極結構，其中，所述柵極結構至少包括第一介電間隔件和第二介電間隔件，并且其中，在頂視圖中，所述柵極結構、所述第一介電間隔件和所述第二介電間隔件的每個在第一水平方向上延伸；在所述柵極結構上方形成圖案化的硬掩模結構，其中，所述圖案化的硬掩模結構限定暴露所述柵極結構的部分的開口；以及通過所述開口實施蝕刻工藝以通過至少部分去除所述第一介電間隔件來形成空氣間隔件，其中，所述圖案化的硬掩模結構在所述蝕刻工藝期間用作蝕刻掩模。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明。需要強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的各個方面的FinFET器件的立體圖。

圖2A是根據本發明的各個方面的在制造的各個階段的FinFET器件的實施例的截面圖。

圖2B是根據本發明的各個方面的在制造的各個階段的FinFET器件的實施例的頂視圖。

圖3和圖3A至圖7是根據本發明的各個方面的在制造的各個階段的FinFET器件的實施例的截面圖。

圖8至圖9是根據本發明的各個方面的IC布局的部分的頂視圖。

圖10至圖11是根據本發明的各個方面的在制造的各個階段的IC的部分的頂視圖。

圖12示出了環形振蕩器的電路圖。

圖13是根據本發明的各個方面的SRAM的電路圖。