[發明專利]運算電路和圖像傳感器的讀出電路

有效

• 申請號: 202110226856.0
• 申請日: 2021-03-01
• 公開（公告）號: CN112969042B
• 公開（公告）日: 2022-12-06
• 發明（設計）人: 張琦;韓磊
• 申請（專利權）人: 銳芯微電子股份有限公司
• 主分類號: H04N5/357
• 分類號: H04N5/357;H04N5/378
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 唐嘉;吳敏

一種運算電路和圖像傳感器的讀出電路，所述運算電路包括：比較器、積分子電路和開關電路。所述開關電路，適于在連通狀態下將所述比較器和積分子電路組合成積分電路。在開關電路連通狀態下將比較器和積分子電路組合積分電路。將該結構應用于圖像傳感器的讀出電路時，可以提高對輸入信號進行積分以提升信噪比，從而確保可以獲取到圖像信息，因此，所述運算電路為保證獲取到圖像信息提供了基礎。

技術領域

本發明涉及電子領域，尤其涉及一種運算電路和圖像傳感器的讀出電路。

背景技術

圖像傳感器所產生的圖像質量，取決于圖像信號的信號噪聲比。信號強度取決于光強、曝光時間、光電轉化效率等；而噪聲主要有兩種類型：固形噪聲和隨機噪聲。而對于圖像處理來說，能獲取有效圖像信息需要的信噪比存在一個最低值，如果信噪比低于此，將無法獲取圖像信息。

發明內容

本發明解決的問題是：存在無法獲取圖像傳感器的圖像信息的情況。

為解決上述問題，本發明提供一種運算電路，包括：比較器、積分子電路和開關電路；所述開關電路，適于在連通狀態下將所述比較器和積分子電路組合成積分電路。本發明還提供一種圖像傳感器的讀出電路，所述圖像傳感器適于輸出復位電平或像素電平，所述讀出電路包括：運算電路、計數器和控制電路。

所述運算電路適于處理所述復位電平或像素電平，并將處理后的電平輸出至計數器；所述運算電路包括：比較器、積分子電路、開關電路；所述開關電路適于在連通狀態下將所述比較器和積分子電路組合成積分電路，所述積分電路的輸入端適于輸入所述復位電平或像素電平，所述積分電路的輸出端連接所述計數器；所述計數器，適于基于所述運算電路處理后的電平進行量化處理；所述控制單元，適于在所述量化處理之前的第一時間段內使所述開關電路始終處于連通狀態。

與現有技術相比，本發明的技術方案具有以下優點：

本申請提供的運算電路，在開關電路連通狀態下將比較器和積分子電路組合積分電路。將該結構應用于圖像傳感器的讀出電路時，可以提高對輸入信號進行積分以提升信噪比，從而確保可以獲取到圖像信息，因此，本申請的運算電路為保證獲取到圖像信息提供了基礎。

并且，在本申請提供的運算電路中，復用了比較器，在開關電路連通狀態下對輸入信號進行積分，在開關電路斷開狀態下提供比較器參與量化處理，大大降低了芯片的面積和功耗。

附圖說明

圖1是現有圖像傳感器的讀出電路的結構示意圖；

圖2是現有圖像傳感器的讀出電路的工作時序圖；

圖3是本發明圖像傳感器的讀出電路的結構示意圖；

圖4是本發明圖像傳感器的讀出電路的工作時序圖。

具體實施方式

采用相關雙采樣(CDS)的圖像傳感器的讀出電路可以明顯降低噪聲。如圖1所示，位線Bit-line是像素陣列中某一列像素的共用輸出，該電路是像素讀出電路陣列的列電路，實際的圖像傳感器存在多列此讀出結構，列數取決于像素的列分辨率。

圖1所示電路的具體工作時序如圖2所示。像素首先進入復位狀態，位線Bit-line輸出復位電平，此時開關S閉合，比較器復位并且進行自動調零 (AZ)。而后開關S斷開，位線Bit-line保持復位電平進行量化，斜坡信號Vramp 開始從上基準電壓往下基準電壓線性變化(理想情況下是一條直線)。當斜坡信號Vramp小于比較器負端電壓時，比較器輸出低電平，計數器正常計數，而當斜坡信號Vramp大于比較器負段電壓后，比較器輸出高電平，計數器停止計數。后續像素輸出信號，位線Bit-line輸出像素電平，重復上述過程，再次進行量化。將復位電平和像素電平的兩次量化結果相減，就是最終結果。