[發明專利]半導體封裝裝置及其制造方法

有效

• 申請號: 202110223005.0
• 申請日: 2021-02-25
• 公開（公告）號: CN113035827B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: 黃文宏
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/538;H01L23/31;H01L21/50;H01L21/56
• 代理公司: 北京植德律師事務所 11780
• 代理人: 唐華東

本公開提供了半導體封裝裝置及其制造方法，通過利用分割方法，將大尺寸扇出封裝(例如，水平截面尺寸大于40毫米*40毫米的封裝)劃分為小尺寸后再進行扇出制程，并配合扇出基板(FOSub，Fan?out Substrate)鉆孔技術，將分割后的小尺寸扇出封裝及基板(Substrate)進行串接并導通，而分割后的小尺寸扇出封裝之間則通過橋接重布線層彼此連接。在增加I/O數量的同時，將扇出部分(即，重布線層部分)面積減小，相對大尺寸扇出型封裝可以提高產品良率并降低產品成本。

技術領域

本公開涉及半導體封裝技術領域，具體涉及半導體封裝裝置及其制造方法。

背景技術

隨著產品復雜度增加，扇出型(Fan-out)封裝的輸入/輸出(I/O，Input/Output)數越來越多，I/O數變多將導致扇出型封裝向大單元尺寸(Unit size)設計的趨勢。而扇出型封裝的尺寸越大，對應良率會更低而且成本將更高。

發明內容

本公開提出了半導體封裝裝置及其制造方法。

第一方面，本公開提供了一種半導體封裝裝置，包括：

襯底；

橋接重布線層，設置于所述襯底上；

第一重布線層和第二重布線層，均設置于所述襯底和所述橋接重布線層上，且分別通過導電導孔與所述橋接重布線層電連接，所述第一重布線層和所述第二重布線層通過所述橋接重布線層實現電連接；

第一裸晶片和第二裸晶片，分別設置于所述第一重布線層和所述第二重布線層上，且分別與所述第一重布線層和所述第二重布線層電連接；

封裝材，位于所述襯底上且包覆所述橋接重布線層、所述第一重布線層、所述第二重布線層、所述第一裸晶片和所述第二裸晶片。

在一些可選的實施方式中，所述第一重布線層和第二重布線層分別通過導電導孔與所述橋接重布線層電連接，包括：所述第一重布線層和所述第二重布線層分別具有第一導電通孔和第二導電通孔，且分別通過所述第一導電通孔和所述第二導電通孔電連接所述橋接重布線層。

在一些可選的實施方式中，所述第一重布線層和所述第二重布線層分別具有第三導電通孔和第四導電通孔，且分別通過所述第三導電通孔和所述第四導電通孔電連接所述襯底。

在一些可選的實施方式中，所述第一導電通孔、所述第二導電通孔、所述第三導電通孔和所述第四導電通孔的孔壁設置種子層，孔內設置有金屬層。

在一些可選的實施方式中，所述第一導電通孔、所述第二導電通孔、所述第三導電通孔和所述第四導電通孔的孔徑在5到20微米之間。

在一些可選的實施方式中，所述半導體封裝裝置的最大表面的面積大于2500平方毫米。

在一些可選的實施方式中，所述橋接重布線層、所述第一重布線層和所述第二重布線層的線寬/線距在2/2到5/5微米之間。

在一些可選的實施方式中，所述半導體封裝裝置還包括：第一粘合層，設置于所述橋接重布線層和所述襯底上表面之間。

在一些可選的實施方式中，所述半導體封裝裝置還包括：第二粘合層，設置于所述襯底和所述第一重布線層以及所述第二重布線層之間。

在一些可選的實施方式中，所述橋接重布線層、所述襯底和所述第二粘合層三者之間形成空隙。

在一些可選的實施方式中，所述襯底下表面設置有電連接件。

第二方面，本公開提供了一種制造半導體封裝裝置的方法，包括：