[發(fā)明專利]運(yùn)算裝置

在審

• 申請(qǐng)?zhí)枺?/td>: 202110218927.2
• 申請(qǐng)日: 2021-02-26
• 公開（公告）號(hào): CN112882966A
• 公開（公告）日: 2021-06-01
• 發(fā)明（設(shè)計(jì)）人: 賴義麟;賴瑾;蔡金印
• 申請(qǐng)（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F13/28
• 分類號(hào): G06F13/28;G06F15/78
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 劉茵

一種運(yùn)算裝置包含一第一處理電路以及一第二處理電路。該第一處理電路包含一可編程邏輯電路。該第二處理電路包含一通用處理器，用以執(zhí)行一應(yīng)用程序，來將一比特流下載至該第一處理電路來對(duì)該可編程邏輯電路進(jìn)行編程，以規(guī)劃該可編程邏輯電路包含一直接存儲(chǔ)器存取引擎以及至少一物理引擎。該直接存儲(chǔ)器存取引擎用以通過直接存儲(chǔ)器存取方式來存取一第一存儲(chǔ)器。該至少一物理引擎用來通過該直接存儲(chǔ)器存取引擎，以自該第一存儲(chǔ)器讀取所要處理的數(shù)據(jù)。該第一處理電路與該第二處理電路設(shè)置于同一芯片。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理，尤指一種利用可編程邏輯電路(programmable logic)來實(shí)作直接存儲(chǔ)器存取(direct memory access,DMA)引擎與至少一物理引擎(physicalengine,PE)并通過直接存儲(chǔ)器存取引擎來提供待處理的數(shù)據(jù)予該至少一物理引擎的運(yùn)算裝置。

背景技術(shù)

根據(jù)傳統(tǒng)的計(jì)算機(jī)架構(gòu)，存儲(chǔ)裝置可通過總線來跟中央處理器進(jìn)行數(shù)據(jù)傳送與數(shù)據(jù)接收，舉例來說，固態(tài)硬盤(solid-state drive,SSD)可連接至PCIe(PeripheralComponent Interconnect Express)總線或SATA(Serial Advanced TechnologyAttachment)總線，如此一來，主機(jī)端的中央處理器可通過PCIe總線/SATA總線來將數(shù)據(jù)寫入主機(jī)端的固態(tài)硬盤，而主機(jī)端的固態(tài)硬盤亦可通過PCIe總線/SATA總線來將存儲(chǔ)數(shù)據(jù)傳送至主機(jī)端的中央處理器。此外，隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，存儲(chǔ)裝置亦可設(shè)置于遠(yuǎn)端，并通過網(wǎng)絡(luò)而連接至主機(jī)端，如此一來，主機(jī)端的中央處理器可通過網(wǎng)絡(luò)來將數(shù)據(jù)寫入遠(yuǎn)端的存儲(chǔ)裝置，而遠(yuǎn)端的存儲(chǔ)裝置亦可通過網(wǎng)絡(luò)來將存儲(chǔ)數(shù)據(jù)傳送至主機(jī)端的中央處理器。

無論是安裝于主機(jī)端的存儲(chǔ)裝置或是設(shè)置于遠(yuǎn)端的存儲(chǔ)裝置，中央處理器上所執(zhí)行的應(yīng)用程序會(huì)基于傳統(tǒng)的計(jì)算機(jī)架構(gòu)而需要自存儲(chǔ)裝置讀取數(shù)據(jù)來進(jìn)行處理，由于通過中央處理器來進(jìn)行數(shù)據(jù)搬移會(huì)耗費(fèi)大量時(shí)間，為了加速數(shù)據(jù)處理的效率，亟需一種創(chuàng)新的運(yùn)算裝置。

發(fā)明內(nèi)容

因此，本發(fā)明的目的之一在于提出一種利用可編程邏輯電路來實(shí)作直接存儲(chǔ)器存取引擎與至少一物理引擎并通過直接存儲(chǔ)器存取引擎來提供待處理的數(shù)據(jù)予該至少一物理引擎的運(yùn)算裝置，如此一來，可大幅減少數(shù)據(jù)搬移所需耗費(fèi)的時(shí)間，進(jìn)而提升數(shù)據(jù)處理效能。

在本發(fā)明的一個(gè)實(shí)施例中，公開一種運(yùn)算裝置。該運(yùn)算裝置包含一第一處理電路以及一第二處理電路。該第一處理電路包含一可編程邏輯電路。該第二處理電路包含一通用處理器，用以執(zhí)行一應(yīng)用程序，來將一比特流下載至該第一處理電路來對(duì)該可編程邏輯電路進(jìn)行編程，以規(guī)劃該可編程邏輯電路包含一直接存儲(chǔ)器存取引擎以及至少一物理引擎。該直接存儲(chǔ)器存取引擎用以通過直接存儲(chǔ)器存取方式來存取一第一存儲(chǔ)器。該至少一物理引擎，用來通過該直接存儲(chǔ)器存取引擎，以自該第一存儲(chǔ)器讀取所要處理的數(shù)據(jù)。該第一處理電路與該第二處理電路設(shè)置于同一芯片。

附圖說明

圖1為本發(fā)明運(yùn)算裝置的一實(shí)施例的示意圖。

圖2為圖1所示的物理引擎與數(shù)據(jù)存儲(chǔ)控制電路之間進(jìn)行溝通的示意圖。

圖3為本發(fā)明運(yùn)算裝置的另一實(shí)施例的示意圖。

圖4為圖3所示的物理引擎與數(shù)據(jù)存儲(chǔ)控制電路之間進(jìn)行溝通的一實(shí)施例的示意圖。

圖5為本發(fā)明運(yùn)算裝置與遠(yuǎn)端主機(jī)之間的溝通機(jī)制的第一實(shí)施例的示意圖。

圖6為本發(fā)明運(yùn)算裝置與遠(yuǎn)端主機(jī)之間的溝通機(jī)制的第二實(shí)施例的示意圖。

圖7為本發(fā)明運(yùn)算裝置與遠(yuǎn)端主機(jī)之間的溝通機(jī)制的第三實(shí)施例的示意圖。

圖8為本發(fā)明運(yùn)算裝置與遠(yuǎn)端主機(jī)之間的溝通機(jī)制的第四實(shí)施例的示意圖。

圖9為多個(gè)物理引擎與數(shù)據(jù)存儲(chǔ)控制電路之間進(jìn)行溝通的一實(shí)施例的示意圖。