[發明專利]一種抗瞬態劑量率翻轉加固DSP電路

在審

• 申請號: 202110217810.2
• 申請日: 2021-02-26
• 公開（公告）號: CN113012728A
• 公開（公告）日: 2021-06-22
• 發明（設計）人: 薛海衛;沈婧
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G11C7/02
• 分類號: G11C7/02;G11C11/413
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明公開一種抗瞬態劑量率翻轉加固DSP電路，DSP電路在單元和模塊上實現抗瞬態劑量率翻轉加固，包括采用抗瞬態劑量率翻轉自刷新三模時序單元以及采用DICE存儲單元加固的片內存儲器，抗瞬態劑量率翻轉加固DSP電路，由DSP內核、片內加固存儲器、時鐘管理、片內外設、片內地址數據總線組成，抗瞬態劑量率翻轉加固DSP電路，其內核外設寄存器采用自刷新三模冗余時序單元，抗瞬態劑量率翻轉加固DSP電路，其片內的SRAM存儲器采用冗余加固結構，包括12管存儲位單元、數據輸入輸出電路雙路冗余、地址輸入電路的DICE結構及時鐘的濾波。通過從寄存器時序單元、片內SRAM存儲器上進行了抗瞬態劑量率翻轉加固措施，使整個電路具有抗瞬態劑量率翻轉性能。

技術領域

本發明涉及數字信號處理器的抗輻射相關技術領域，具體為一種抗瞬態劑量率翻轉加固DSP電路。

背景技術

在核輻射環境中，集成電路受到瞬態劑量率的沖擊，在芯片內部表現為瞬態劑量率翻轉及瞬態劑量率閂鎖現象。當高能γ射線擊中芯片的存儲區域，瞬時脈沖作用于芯片中的PN結，產生瞬時光電流，導致存儲位狀態改變，存儲數據翻轉，此現象為瞬態劑量率翻轉。數字信號處理器（DSP）芯片是進行數據處理和通信控制的核心器件，在γ射線轟擊DSP電路情況下，電路內的SRAM存儲區域和寄存器區域容易發生瞬態劑量率翻轉，可導致DSP運行狀態出錯，使得DSP電路運行不穩定甚至功能失效。

未進行抗瞬態劑量率翻轉加固的DSP電路，在核輻射環境下使用受到一定的限制。DSP電路在核輻射環境下的應用越來越廣泛，國內外幾乎沒有關于DSP電路的抗瞬態劑量率翻轉加固方面的文獻和專利。

發明內容

本發明的目的在于提供一種抗瞬態劑量率翻轉加固DSP電路，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：一種抗瞬態劑量率翻轉加固DSP電路，DSP電路在單元和模塊上實現抗瞬態劑量率翻轉加固，包括采用抗瞬態劑量率翻轉自刷新三模時序單元以及采用DICE存儲單元加固的片內存儲器。

優選的，抗瞬態劑量率翻轉加固DSP電路，由DSP內核、片內加固存儲器、時鐘管理、片內外設、片內地址數據總線組成。

優選的，抗瞬態劑量率翻轉加固DSP電路，其內核外設寄存器采用自刷新三模冗余時序單元。

優選的，抗瞬態劑量率翻轉加固DSP電路，其片內的SRAM存儲器采用冗余加固結構，包括12管存儲位單元、數據輸入輸出電路雙路冗余、地址輸入電路的DICE結構及時鐘的濾波。

與現有技術相比，本發明的有益效果是：

本發明記載了一種抗瞬態劑量率翻轉加固DSP電路，通過從寄存器時序單元、片內SRAM存儲器上進行了抗瞬態劑量率翻轉加固措施，使整個電路具有抗瞬態劑量率翻轉性能。

附圖說明

圖1為本發明實施例抗瞬態劑量率翻轉DSP電路原理框圖；

圖2為本發明實施例自刷新三模寄存器單元；

圖3為本發明實施例片內SRAM抗瞬態劑量率翻轉加固結構。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

實施例1

請參閱圖1-2，本實施例提供了一種抗瞬態劑量率翻轉加固DSP電路，DSP電路在單元和模塊上實現抗瞬態劑量率翻轉加固，包括采用抗瞬態劑量率翻轉自刷新三模時序單元以及采用DICE存儲單元加固的片內存儲器，該DSP電路的功能是實現數字信號的運算處理，同時與外部設備進行串口通信、數據交互，能夠提升電路的抗核輻射性能。