[發明專利]包括層疊的半導體芯片的半導體封裝件在審
| 申請號: | 202110217556.6 | 申請日: | 2021-02-26 |
| 公開(公告)號: | CN114078796A | 公開(公告)日: | 2022-02-22 |
| 發明(設計)人: | 都恩惠;金鐘薰 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H01L23/488 | 分類號: | H01L23/488;H01L25/065;H01L23/535 |
| 代理公司: | 北京三友知識產權代理有限公司 11127 | 代理人: | 劉久亮;黃綸偉 |
| 地址: | 韓國*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 包括 層疊 半導體 芯片 封裝 | ||
本申請涉及包括層疊的半導體芯片的半導體封裝件。一種半導體封裝件包括:多個半導體芯片,其偏移地層疊以暴露出與第一側表面相鄰的邊緣區域;芯片焊盤,其設置在多個半導體芯片中的所述邊緣區域中的每一個中,芯片焊盤包括布置在第一列中的多個第一芯片焊盤和布置在第二列中的多個第二芯片焊盤;水平公共互連器,其一端連接到多個半導體芯片中的一個半導體芯片的第二芯片焊盤并且其另一端連接到另一半導體芯片的第一芯片焊盤;以及垂直公共互連器,其一端連接到最上端半導體芯片的與最上端半導體芯片的第一芯片焊盤電連接的第二芯片焊盤,最上端半導體芯片的第一芯片焊盤連接到水平公共互連器。
技術領域
該專利文件涉及半導體封裝件,并且更具體地,涉及其中層疊有多個半導體芯片的半導體封裝件。
背景技術
電子產品在產品尺寸變得更小的同時需要大容量數據處理。因此,越來越需要提高這種電子產品中所使用的半導體裝置的集成度。
然而,由于半導體集成技術的限制,僅用一個半導體芯片難以滿足所需功能,因此已經制造了其內嵌有多個半導體芯片的半導體封裝件。
發明內容
在一個實施方式中,一種半導體封裝件可以包括:第一半導體芯片至第N半導體芯片,其具有在第一方向上延伸的第一側表面,并且基本上朝向第一側表面的相反側偏移地層疊,以暴露出與第一側表面相鄰的邊緣區域,其中,N為2以上的自然數;芯片焊盤,其設置在第一半導體芯片至第N半導體芯片中的所述邊緣區域中的每一個中,該芯片焊盤包括沿第一方向布置在第一列中的多個第一芯片焊盤和沿第一方向布置在第二列中的多個第二芯片焊盤,第一列在與第一方向交叉的第二方向上比第二列更靠近第一側表面,并且在第二方向上相鄰的第一芯片焊盤和第二芯片焊盤彼此電連接;水平公共互連器,其一端連接到第一半導體芯片至第N半導體芯片中的第k半導體芯片的第二芯片焊盤,并且其另一端連接到第k+1半導體芯片的第一芯片焊盤,其中k是1以上且N-1以下的自然數;以及垂直公共互連器,其一端連接到第N半導體芯片的與第N半導體芯片的第一芯片焊盤電連接的第二芯片焊盤,第N半導體芯片的第一芯片焊盤連接到水平公共互連器。
在另一實施方式中,一種半導體封裝件可以包括:第一芯片層疊物,其包括第一半導體芯片至第N半導體芯片,第一半導體芯片至第N半導體芯片具有在第一方向延伸的第一側表面,并且朝向第一半導體芯片至第N半導體芯片的第一側表面的相反側偏移地層疊,以暴露出第一半導體芯片至第N半導體芯片的與第一側表面相鄰的邊緣區域,其中,N為2以上的自然數;第二芯片層疊物,其形成在第一芯片層疊物上方并且包括第N+1半導體芯片至第T半導體芯片,第N+1半導體芯片至第T半導體芯片具有與第一半導體芯片至第N半導體芯片的第一側表面基本相對的第一側表面,并且在與第一半導體芯片至第N半導體芯片的偏移層疊方向基本相反的方向上偏移地層疊,以暴露出第N+1半導體芯片至第T半導體芯片的與第一側表面相鄰的邊緣區域,其中,T為N+2以上的自然數;芯片焊盤,其設置在第一半導體芯片至第T半導體芯片中的所述邊緣區域中的每一個中,芯片焊盤包括沿第一方向布置在第一列中的多個第一芯片焊盤和沿第一方向布置在第二列中的多個第二芯片焊盤,第一列在與第一方向交叉的第二方向上比第二列更靠近第一側表面,并且在第二方向上相鄰的第一芯片焊盤和第二芯片焊盤彼此電連接;第一水平公共互連器,其一端連接至第一半導體芯片至第N半導體芯片中的第k半導體芯片的第二芯片焊盤,并且其另一端連接至第k+1半導體芯片的第一芯片焊盤,其中k為1以上且N-1以下的自然數;第二水平公共互連器,其一端連接到第N+1半導體芯片至第T半導體芯片中的第q半導體芯片的第二芯片焊盤,并且其另一端連接到第q+1半導體芯片的第一芯片焊盤,其中,q為N+1以上且T-1以下的自然數;第一垂直公共互連器,其一端連接至第N半導體芯片的與第N半導體芯片的第一芯片焊盤電連接的第二芯片焊盤,第N半導體芯片的第一芯片焊盤連接到第一水平公共互連器;以及第二垂直公共互連器,其一端連接至第T半導體芯片的與第T半導體芯片的第一芯片焊盤電連接的第二芯片焊盤,第T半導體芯片的第一芯片焊盤連接至第二水平公共互連器的。
附圖說明
圖1A是例示了根據本公開的實施方式的半導體芯片的有源表面的平面圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110217556.6/2.html,轉載請聲明來源鉆瓜專利網。





