[發(fā)明專利]一種低輸入電源幅度的電平轉(zhuǎn)換電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202110205323.4
• 申請(qǐng)日: 2021-02-24
• 公開（公告）號(hào): CN113078896A
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計(jì)）人: 徐華超;胡勝發(fā)
• 申請(qǐng)（專利權(quán)）人: 廣州安凱微電子股份有限公司
• 主分類號(hào): H03K19/0185
• 分類號(hào): H03K19/0185
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郭浩輝;顏希文

本發(fā)明公開了一種低輸入電源幅度的電平轉(zhuǎn)換電路,包括：若干個(gè)PMOS管、NMOS管和反相器，信號(hào)輸入端分別與第一反相器的輸入端和第三反相器的輸入端連接，第一反相器的輸出端分別與第二反相器的輸入端和第五反相器的輸出端連接；第二反相器的輸出端分別與第一NMOS管的柵端和第四反相器的輸入端連接；第三反相器的輸出端與第一NMOS管的源端連接；第五反相器的輸出端與第二NMOS管的源端連接；第四反相器的輸出端分別與第二NMOS管的柵端和第一PMOS管的漏端連接；第二NMOS管的漏端分別與第一PMOS管柵端和第二PMOS管的漏端連接。本發(fā)明能夠使高電源電壓輸出數(shù)字信號(hào)隨著低電源電壓輸入信號(hào)翻轉(zhuǎn)有效翻轉(zhuǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及電子電路技術(shù)領(lǐng)域，尤其是涉及一種低輸入電源幅度的電平轉(zhuǎn)換電路。

背景技術(shù)

對(duì)于包括眾多數(shù)字或者模擬模塊的片上系統(tǒng)(SoC)芯片來說，數(shù)字模塊與模擬模塊通常對(duì)應(yīng)不同的電源電壓，即使是同為數(shù)字模塊或者模擬模塊，其供電電壓的大小都可能不同。例如數(shù)字模塊的核心電壓通常低于1V，但是輸入輸出(IO)接口模塊的供電電壓通常為鋰電池電壓(3.3V～4.2V)或者片外提供的高電源電壓。SoC中不同的數(shù)字模塊或者模擬模塊與數(shù)字模塊之間通常采用數(shù)字信號(hào)進(jìn)行交互，顯然不同電源電壓的數(shù)字信號(hào)之間不能直接耦合，因此電平轉(zhuǎn)換電路是SoC芯片中不可或缺的基礎(chǔ)模塊。電平轉(zhuǎn)換電路通常包括兩種類型，第一種是將高電源電壓數(shù)字信號(hào)轉(zhuǎn)換為低電源電壓數(shù)字信號(hào)，這通常不需要非常特殊的電路結(jié)構(gòu)，只需要反相器即可，因?yàn)楦唠娫措妷簲?shù)字信號(hào)直接可以驅(qū)動(dòng)低電源電壓供電的反相器，從而得到低電源電壓的數(shù)字信號(hào)。該電平轉(zhuǎn)換電路唯一需要注意的是構(gòu)成反相器的NMOS管與PMOS管的耐壓值不能低于高電源電壓的最大值。第二種電平轉(zhuǎn)換電路是將低電源電壓數(shù)字信號(hào)轉(zhuǎn)換為高電源電壓數(shù)字信號(hào)，不能僅僅采用反相器進(jìn)行電平轉(zhuǎn)換，因?yàn)榈碗娫措妷簲?shù)字信號(hào)不能充分驅(qū)動(dòng)高電源電壓供電的反相器，即當(dāng)輸入信號(hào)為高電平，從電壓幅度上看為低電源電壓，但是反相器的供電為高電源電壓，此時(shí)反相器的NMOS管導(dǎo)通，PMOS也有可能導(dǎo)通，從而導(dǎo)致輸出邏輯值不能確定。

現(xiàn)有的電平轉(zhuǎn)換電路存在以下問題：

較低的數(shù)字電源VDDL無法充分驅(qū)動(dòng)高閾值電壓的NMOS管，導(dǎo)致高電源電壓輸出數(shù)字信號(hào)無法隨著低電源電壓輸入信號(hào)翻轉(zhuǎn)而有效翻轉(zhuǎn)。

發(fā)明內(nèi)容

本發(fā)明提供一種低輸入電源幅度的電平轉(zhuǎn)換電路，以解決現(xiàn)有的電平轉(zhuǎn)換電路高電源電壓輸出數(shù)字信號(hào)無法隨著低電源電壓輸入信號(hào)翻轉(zhuǎn)而有效翻轉(zhuǎn)的技術(shù)問題。

本發(fā)明的實(shí)施例提供了一種低輸入電源幅度的電平轉(zhuǎn)換電路,包括：

第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一反相器、第二反相器、第三反相器、第四反相器和第五反相器；

信號(hào)輸入端分別與所述第一反相器的輸入端和所述第三反相器的輸入端連接，所述第一反相器的輸出端分別與所述第二反相器的輸入端和所述第五反相器的輸出端連接；所述第二反相器的輸出端分別與所述第一NMOS管的柵端和所述第四反相器的輸入端連接；所述第三反相器的輸出端與所述第一NMOS管的源端連接；所述第五反相器的輸出端與所述第二NMOS管的源端連接；所述第四反相器的輸出端分別與所述第二NMOS管的柵端和所述第一PMOS管的漏端連接；所述第二NMOS管的漏端分別與所述第一PMOS管柵端和所述第二PMOS管的漏端連接；

所有NMOS管的體端均接地；所有PMOS管的體端均與高電源輸入端連接；所有反相器均與低電源輸入端連接。

進(jìn)一步的，所有所述反相器均包括一個(gè)低閾值電壓PMOS管和一個(gè)低閾值電壓NMOS管。

進(jìn)一步的，所述反相器的輸入端與所述低閾值電壓NMOS管的柵端和所述低閾值電壓PMOS管的柵端連接，所述低閾值電壓PMOS管的源端和體端均與所述低電源輸入端連接，所述低閾值電壓NMOS管的源端和體端均與地連接，所述低閾值電壓PMOS管的漏端和所述低閾值電壓NMOS管的漏端均與所述反相器的輸出端連接。