[發明專利]存儲器電路

在審

• 申請號: 202110205201.5
• 申請日: 2021-02-24
• 公開（公告）號: CN114005472A
• 公開（公告）日: 2022-02-01
• 發明（設計）人: 池育德
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C8/08
• 分類號: G11C8/08;G11C7/12;G06N3/08;G06N3/063;G06N3/04
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

本公開涉及一種存儲器電路。根據本公開的一方面，存儲器電路包含：第一存儲單元，具有第一電阻器；第二存儲單元，具有第二電阻器；寫入驅動器，配置成將第一電阻器設定為第一電阻值；第二寫入驅動器，配置成將第二電阻器設定為第二電阻值；差分電流感測電路，配置成基于第一電阻值和第二電阻值確定第一存儲單元與第二存儲單元之間的差分電流；以及三進制權重檢測器，配置成基于差分電流確定在第一三進制權重、第二三進制權重以及第三三進制權重中選出的三進制權重。

技術領域

本發明的實施例涉及一種存儲器電路。

背景技術

通常，通過中央處理器(CPU)執行計算。為了將計算速度提高到更高水平，已利用‘存儲器內計算’的技術，從而導致計算速度顯著提高且所述技術在近期將成為趨勢。存儲器內計算是指一種技術，所述技術在存儲器器件自身內執行計算而無需將數據傳輸到CPU以進行計算，且可導致更高的計算速度且在大量數據盛行的時代產生顯著改善。一種用于實施存儲器內計算的技術將卷積神經網絡(Convolutional Neural Network,CNN)或深度神經網絡(Deep neural Network,DNN)應用到計算機存儲器設計的領域中。相應的，如何在計算機存儲器中實施CNN或DDN已成為本領域的普通技術人員的熱門話題。

在CNN或DNN的領域內，權重的一個實施方案是使用存儲單元的電路。舉例來說，字線的傳導時間可視為輸入，且存儲在單元中的位可與權重相對應。隨著時間推移，可通過執行向量矩陣乘法來獲得權重、位線的電流、單元的輸出。參看繪示用于實施權重的存儲單元的概念圖的圖1。輸入X_i為施加在位線上的電壓，且X_i與施加在位線上的電壓的時間段或持續時間相關聯。W_ij為存儲在單元中或單元之間的數據位，且可基于來自所述單元的電流而獲得數據位的值。

舉例來說，如果單元與低電阻相對應，那么電流將較低。如果接著電流較低，那么數據位可視為表示‘0’。相反，如果單元與高電阻相對應，那么電流將較高。如果電流較高，那么數據位將視為表示‘1’。接著可根據X_i和W_ij的全部乘積的總和來確定輸出，所述總和可表示為：Y_i＝∑_iX_iW_ij。具體來說，X_i和W_ij的乘積將指可接著轉換成脈沖寬度且接著相應地輸出為數字值的電荷(時間和電流的乘積)。

然而，為了通過使用存儲器電路來實施神經網絡的權重，一個常規概念是使用每單元一個二進制權重來實施近存儲器計算。在此方案下，存儲器電路可含有多個單元，且多個單元中的每一個可用作用于存儲神經網絡的二進制權重的臨時性或永久性存儲器。讀出放大器可連接到單元中的一或多個，且配置成讀出存儲在單元中的每一個中的二進制權重。舉例來說，假設存在兩個電阻式單元(RL和RH)。RL單元可存儲二進制值1的權重而RL單元可存儲二進制值0的權重。在根據預定順序(每周期N位)存取存儲單元的權重之后，可獲得用于神經網絡操作的權重。

存儲器電路的多個單元可經配置為多個行和多個列的矩陣。每一行將連接到不同字線，且每一字線可連接到數/模轉換器(digital to analog converter,DAC)，所述數/模轉換器將輸出用于激活每一行的信號。每一列將連接到不同位線，所述不同位線可連接到模/數轉換器(analog to digital converter,ADC)。每一地址位置處的權重(即，第i行和第j列處的權重(W_ij))可按存儲單元處的電流的電荷計，且存儲器位置處的電流的電荷可因此轉換成表示存儲單元的二進制權重的數字值。

然而，存儲單元的數據位將為表示‘0’或‘1’的二進制數。所述數據位不能模擬學習期間的情形，例如涉及‘是’、‘否’以及如‘可能(maybe)’的第三種可能性的情形。因此，可能需要兩個位以實施CCN或DNN的二進制權重。因此，權重的二進制實施方案可引起計算緩慢和存儲器器件過熱。