[發明專利]一種場效應晶體管及其制備方法

有效

• 申請號: 202110205068.3
• 申請日: 2021-02-24
• 公開（公告）號: CN113013250B
• 公開（公告）日: 2022-08-26
• 發明（設計）人: 董俊辰;李琪;韓德棟;王漪;張興
• 申請（專利權）人: 北京大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/51;H01L21/34;H01L21/443
• 代理公司: 北京萬象新悅知識產權代理有限公司 11360
• 代理人: 賈曉玲

本發明公開了一種場效應晶體管及其制備方法，屬于微電子器件領域。該場效應晶體管包括襯底、柵電極、金屬?絕緣層電介質、有源層和源/漏電極，柵電極位于襯底之上，金屬?絕緣層電介質位于柵電極之上，有源層位于金屬?絕緣層電介質之上,源/漏電極位于有源層之上，所述金屬?絕緣層電介質結構采用氧化鋁/鈦/氧化鋁的三明治結構，所述氧化鋁薄膜厚度分別為10?100納米，鈦薄膜為金屬鈦薄膜或氧化鈦薄膜，所述鈦薄膜厚度為10?100納米。本發明提出了一種用于微電子器件的新型high?k電介質材料，該金屬?絕緣層混合電介質采用磁控濺射和原子層淀積工藝制備，步驟簡單、成本低，具有實際應用潛力。

技術領域

本發明屬于集成電路微納電子器件領域，具體涉及一種場效應晶體管及其制備方法。

背景技術

集成電路是現代信息技術的基石，已經在各行各業中發揮著非常重要的作用。我國集成電路需求量非常巨大，2020年全年進口量高達3515億美金。近期我國加大集成電路產業投資，相關技術取得長足進步、創新能力持續提高，但仍存在技術水平不夠、產品總體仍處于中低端等問題。

微納電子器件是集成電路的基礎，其中最具代表性的器件是金屬氧化物半導體場效應晶體管(Metal oxide semiconductor field-effect transistor，MOSFET)。為了更好地降低MOSFET器件泄露電流，從而提高電路集成度，一個重要研究方向是增強MOSFET柵電介質對溝道載流子的控制能力，即柵控能力。增強柵控能力的技術路徑主要有兩種：(1)使用high-k電介質材料替代SiO₂電介質；(2)采用三維結構增加MOSFET器件柵控面積，例如鰭型場效應晶體管(fin field-effect transistor，FinFET)。以上兩種技術路線結合，可進一步提升MOSFET柵控能力。此外，近幾年提出的納米片晶體管(nanosheet transistor)、納米線晶體管(nanowire transistor)、負電容晶體管(negative capacitance transistor)等器件可視為以上兩種技術路線的延伸。然而，在集成電路制備工藝方面，我國在上述技術上擁有的核心專利較少。因此，柵電介質材料及結構的原創技術的提出與研發具有非常重要的研究價值，對我國集成電路技術發展的意義巨大。

應用較為廣泛的high-k電介質材料通常為過渡金屬氧化物，如氧化鉿(HfO₂)、氧化鋯(ZrO₂)、氧化鈦(TiO₂)等。其中，氧化鉿電介質技術成熟度高，英特爾45nm制程已將該技術商業化。氧化鈦介電常數(k＝80～110)遠高于氧化鉿(k＝20～25)和氧化鋯(k＝20～30)。然而，介電常數與帶隙寬度呈負相關關系，帶隙寬度減小會退化器件可靠性。氧化鈦電介質制備過程中會形成氧缺陷和晶界，嚴重影響器件性能，表現為載流子遷移率減小。此外，與SiO₂電介質/Si有源層界面相比，high-k電介質/Si有源層界面質量較差，也會對器件性能造成不良影響。因此，鈦基的柵電介質材料及結構的創新性研究以及相關專利的申請對我國集成電路未來發展有巨大價值。

發明內容

本發明目的在于提供一種場效應晶體管及其制備方法。本發明采用新型三明治結構的金屬-絕緣層混合電介質，該金屬-絕緣層混合電介質采用氧化鋁/鈦/氧化鋁的結構。

本發明的技術方案是，

本發明提供一種場效應晶體管，其特征在于，包括襯底、柵電極、金屬-絕緣層電介質、有源層和源/漏電極，柵電極位于襯底之上，金屬-絕緣層電介質位于柵電極之上，有源層位于金屬-絕緣層電介質之上,源/漏電極位于有源層之上，所述金屬-絕緣層電介質結構采用氧化鋁/鈦/氧化鋁的三明治結構，所述氧化鋁薄膜厚度分別為10-100納米，鈦薄膜為金屬鈦薄膜或氧化鈦薄膜，所述鈦薄膜厚度為10-100納米。

柵電極為Al、Ti、Mo等金屬中的一種或多種的組合，或透明導電薄膜ITO、AZO等導電薄膜中的一種或多種的組合，所述柵電極厚度為100-500納米。