[發明專利]一種基于抖動注入和負阻升壓的晶體振蕩器

在審

• 申請號: 202110203722.7
• 申請日: 2021-02-24
• 公開（公告）號: CN112994683A
• 公開（公告）日: 2021-06-18
• 發明（設計）人: 王子軒;吳偉;王耀晨;蔡志匡;劉璐
• 申請（專利權）人: 南京郵電大學
• 主分類號: H03L3/00
• 分類號: H03L3/00;H03B5/04
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 柏尚春

本發明公開了一種基于抖動注入和負阻升壓的晶體振蕩器，包括高斯型脈沖注入振蕩器輸出時鐘信號至狀態機，狀態機的輸出使能信號分別激活高斯型脈沖注入振蕩器和負阻升壓模塊，輸入信號分別接入狀態機FSM和皮爾斯振蕩器，狀態機產生頻率調諧字用于調節高斯型脈沖注入振蕩器的振蕩頻率，振蕩頻率集中在晶體振蕩器的諧振頻率上，高斯型脈沖注入振蕩器和皮爾斯振蕩器輸出起振信號至晶體振蕩器。本發明將注入信號的能量集中在晶體的諧振頻率上同時保持注入信號和晶體振蕩器之間頻率偏移的穩定性，由反相器單元組成的負阻升壓模塊進一步減少啟動時間，在保證快速啟動晶體振蕩器的前提下，也具備低功耗的優點，具有廣泛的實用價值。

技術領域

本發明涉及晶體振蕩器領域，具體涉及一種基于抖動注入和負阻升壓的晶體振蕩器。

背景技術

隨著物聯網技術的迅猛發展，可穿戴設備、傳感器節點等被廣泛的運用于軍事、生物醫學和環境檢測等各個領域中。這些設備和傳感器節點一般采用電池供電，由于受到設備尺寸大小和電池技術的約束，為了降低這類芯片的功耗，系統往往周期性工作，并且長時間處于睡眠模式，僅當需要傳輸或者接收數據時才會進行喚醒，其中包括芯片的時鐘電路。晶體振蕩器因為穩定的頻率特性，常作為芯片的時鐘源，但晶體振蕩器穩定起振需要數百微秒的時間，這段時間內芯片處于上電等待狀態。起振時間越長，等待狀態浪費的能耗越大。在整個系統中，晶體振蕩器的啟動時間主導了整個系統的延時，最后導致循環周期內能耗的增加，這會顯著降低循環周期的能效比。綜上所述，實現減少晶體振蕩器的啟動時間具有重要意義。

近幾年來，針對快速啟動的晶體振蕩器已經有不少的研究。通過選擇有利于短啟動時間的晶體諧振器參數可以降低晶振的啟動時間，但這會對晶振穩定振蕩性能產生不利影響。例如，具有較低品質因數的晶體將具有較小的啟動時間，但會降低晶振的頻率穩定性和相位噪聲性能。采用恒定頻率注入能量來有效地加速晶體振蕩器起振，要求環形振蕩器的頻率必須和晶振的頻率一致，且必須不受PVT的影響。但眾所周知環形振蕩器的振蕩頻率非常容易受到PVT的影響，因此需要花費很大的代價來設計一個不受PVT影響的環形振蕩器，導致電路面積很大。通過CI(Chirp-Injection)的方法，改善了注入振蕩器需要進行修調的缺點。在起振階段，CI會產生一個CI信號，該信號將頻率從高頻掃描到低頻，在該頻率范圍內，CI信號相當于一個大帶寬信號，用于覆蓋由于工藝以及電源電壓、溫度引起的頻率變化。當注入頻率和晶體振蕩器的頻率相匹配時，CI瞬間對晶體進行充電，但是在CI階段會造成大量能量的浪費。

發明內容

發明目的：本發明的目的是提供一種基于抖動注入和負阻升壓的晶體振蕩器，實現晶體振蕩器的快速啟動，降低系統功耗以及晶體振蕩器相位噪聲。

技術方案：一種基于抖動注入和負阻升壓的晶體振蕩器，包括高斯型脈沖注入振蕩器、皮爾斯振蕩器、負阻升壓模塊和狀態機FSM，高斯型脈沖注入振蕩器輸出時鐘信號至狀態機，狀態機的輸出使能信號分別激活高斯型脈沖注入振蕩器和負阻升壓模塊，輸入信號分別接入狀態機FSM和皮爾斯振蕩器，狀態機產生頻率調諧字用于調節高斯型脈沖注入振蕩器的振蕩頻率，振蕩頻率集中在晶體振蕩器的諧振頻率上，高斯型脈沖注入振蕩器和皮爾斯振蕩器輸出起振信號至晶體振蕩器。

優選地，高斯型脈沖注入振蕩器包括：第四PMOS晶體管M_p4的柵極分別與第五PMOS晶體管M_p5、第六PMOS晶體管M_p6、第七PMOS晶體管M_p7、第八PMOS晶體管M_p8的柵極相連，第四PMOS晶體管M_p4、第五PMOS晶體管M_p5、第六PMOS晶體管M_p6、第七PMOS晶體管M_p7、第八PMOS晶體管M_p8的源極均接電源Vdd；

第四PMOS晶體管M_p4的漏極與柵極相連，并與第二NMOS晶體管M_N2的漏極相連，第二NMOS晶體管由狀態機生成的10位頻率調諧字控制；