[發明專利]半導體裝置及其形成方法在審
| 申請號: | 202110203028.5 | 申請日: | 2021-02-23 |
| 公開(公告)號: | CN113113297A | 公開(公告)日: | 2021-07-13 |
| 發明(設計)人: | 林士堯;高魁佑;陳振平;林志翰;張銘慶;陳昭成 | 申請(專利權)人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/336;H01L29/423;H01L29/78 |
| 代理公司: | 隆天知識產權代理有限公司 72003 | 代理人: | 聶慧荃;閆華 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 裝置 及其 形成 方法 | ||
1.一種半導體裝置的形成方法,其包括:
形成一鰭片于一半導體基板之上;
沉積一虛設柵極材料層于該鰭片之上;
通過使該虛設柵極材料層圖案化,來形成一虛設柵極電極的一頂部;
沿著該虛設柵極電極的該頂部的側壁形成一頂部間隔物;
通過蝕刻穿過該虛設柵極材料層且穿過該鰭片的一開口,形成該虛設柵極電極的一底部;
沿著該開口的側壁形成一底部間隔物;
形成一源極/漏極區域在該開口中;
移除該虛設柵極電極;以及
沉積一柵極堆疊物于該鰭片之上。
2.如權利要求1所述的形成方法,其中沉積該虛設柵極材料層包括:沉積一第一虛設柵極材料于該鰭片之上,以及沉積一第二虛設柵極材料于該第一虛設柵極材料之上,該第二虛設柵極材料具有不同于該第一虛設柵極材料的蝕刻選擇比。
3.如權利要求1所述的形成方法,其進一步包括:在形成該底部間隔物之前,使該虛設柵極電極的該底部凹入。
4.如權利要求3所述的形成方法,其中,形成該底部間隔物以通過一第二間隔物材料來填充一間隔,前述間隔是通過使該底部凹入而留下。
5.如權利要求4所述的形成方法,其中移除該虛設柵極電極進一步包括:使該頂部間隔物相較于該底部間隔物更加凹入。
6.一種半導體裝置的形成方法,其包括:
形成一鰭片于一半導體基板之上;
沉積一虛設柵極材料層于該鰭片之上;
蝕刻該虛設柵極材料層至一第一深度;
在蝕刻該虛設柵極材料層之后,沉積一第一間隔物于該虛設柵極材料層之上;
在沉積該第一間隔物之后,蝕刻穿過該虛設柵極材料層的一開口,以形成一虛設柵極電極;
沉積一第二間隔物于該第一間隔物之上且沿著該開口的側壁;
形成一源極/漏極區域于該開口中,該第二間隔物使該虛設柵極電極與該源極/漏極區域分離;
移除該虛設柵極電極;以及
沉積一柵極堆疊物于該鰭片之上。
7.如權利要求6所述的形成方法,其中,
蝕刻該開口進一步包括:形成一第一凹部在介于該鰭片及該第一間隔物之間的該虛設柵極電極的側壁中;以及
沉積該第二間隔物進一步包括:以第二間隔物填充該第一凹部。
8.一種半導體裝置,其包括:
一鰭片,位于一基板之上;
一柵極電極堆疊物,位于該鰭片之上;
一第一頂部間隔物,相鄰于該柵極電極堆疊物;
一第一底部間隔物,位于該第一頂部間隔物之下;以及
一第一源極/漏極區域,相鄰于該鰭片且通過該第一底部間隔物與該柵極電極堆疊物獨立。
9.如權利要求8所述的半導體裝置,其中,該第一頂部間隔物包括具有L形形狀的一多層膜L形。
10.如權利要求8所述的半導體裝置,其中,該柵極電極堆疊物具有相鄰于該第一頂部間隔物的一第一寬度,其中該柵極電極堆疊物具有相鄰于該第一底部間隔物的一第二寬度,該第一寬度大于該第二寬度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110203028.5/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:基于多智能體深度強化學習的干擾管理和資源分配方案
- 下一篇:半導體裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





