[發明專利]半導體器件及其制造方法

在審

• 申請號: 202110188281.8
• 申請日: 2021-02-18
• 公開（公告）號: CN113345898A
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 李基碩;尹宰鉉;金圭鎮;金根楠;金熙中;李圭現;韓相逸;韓成熙;黃有商
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

半導體器件包括：元件隔離區；第一有源區，由元件隔離區界定并且沿第一方向延伸，第一有源區包括設置在第一高度處的第一部分和第二部分以及設置在位于第一高度上方的第二高度處的第三部分；以及柵電極，設置在元件隔離區和第一有源區中的每一個內并且沿不同于第一方向的第二方向延伸。第二部分沿第一方向與第一部分間隔開，并且第三部分與第一部分和第二部分中的每一個接觸。第一部分沿第二方向的第一寬度小于第三部分沿第二方向的第二寬度。

本申請要求于2020年2月18日在韓國知識產權局提交的第10-2020-0019561號韓國專利申請的權益，其內容通過全文引用并入本文。

技術領域

本公開的實施例涉及半導體器件及其制造方法。

背景技術

掩埋溝道陣列晶體管(BCAT)包括掩埋在溝槽中以克服DRAM結構的短溝道效應的柵電極。

另一方面，隨著半導體元件變得越來越高度集成，各個電路圖案被進一步小型化以在相同區域中實現更多的半導體元件。也就是說，半導體元件的構成元件的設計規則減少。隨著DRAM器件也變得集成，電容器中可以充電的電荷量穩步下降。因此，正在進行研究以增加電容器中存儲的電荷量并且減少泄漏。

發明內容

本公開的實施例提供了一種半導體器件及其制造方法，其中通過增加設置有柵電極的元件隔離區的水平寬度來提高可靠性，從而減少柵電極之間的負面影響。

根據本公開的示例性實施例，提供了一種半導體器件，包括：元件隔離區；第一有源區，由元件隔離區界定并且沿第一方向延伸，其中第一有源區包括設置在第一高度處的第一部分和第二部分以及設置在位于第一高度上方的第二高度處的第三部分；以及柵電極，設置在元件隔離區和第一有源區中的每一個內并且沿不同于第一方向的第二方向延伸。第一有源區的第二部分沿第一方向與第一有源區的第一部分間隔開，并且第一有源區的第三部分與第一有源區的第一部分和第二部分中的每一個接觸。第一有源區的第一部分沿第二方向的第一寬度小于第一有源區的第三部分沿第二方向的第二寬度。

根據本公開的示例性實施例，提供了一種半導體器件，包括：元件隔離區；第一有源區，由元件隔離區界定并且沿第一方向延伸，其中第一有源區包括設置在第一高度處的第一部分和第二部分以及設置在位于第一高度上方的第二高度處的第三部分；以及第二有源區，由元件隔離區界定并且沿第一方向延伸，其中第二有源區沿第二方向與第一有源區間隔開，其中第二方向不同于第一方向，并且第二有源區包括設置在第一高度處的第一部分和第二部分以及設置在第二高度處的第三部分。第一有源區的第二部分沿第一方向與第一有源區的第一部分間隔開，并且第一有源區的第三部分與第一有源區的第一部分和第二部分中的每一個接觸。第二有源區的第二部分沿第一方向與第二有源區的第一部分間隔開，并且第二有源區的第三部分與第二有源區的第一部分和第二部分中的每一個接觸。第一有源區的第一部分與第二有源區的第二部分之間的元件隔離區沿第二方向的第一寬度大于第一有源區的第三部分與第二有源區的第三部分之間的元件隔離區沿第二方向的第二寬度。

根據本公開的示例性實施例，提供了一種用于制造半導體器件的方法，包括：在襯底上形成限定有源區的第一溝槽；沿第一溝槽的側壁和底表面形成第一絕緣膜；在第一絕緣膜上形成部分地填充第一溝槽的犧牲膜；在犧牲膜上并且沿第一絕緣膜的側壁形成第二絕緣膜；去除第二絕緣膜、犧牲膜和第一絕緣膜的形成在犧牲膜的側壁和底表面上的部分，以暴露第一溝槽的下部；蝕刻第一溝槽的被暴露的側壁和底表面以形成第二溝槽；形成填充第一溝槽和第二溝槽中的每一個的內部的元件隔離區；以及在有源區和元件隔離區中的每一個內形成沿第一方向延伸的柵電極。