[發明專利]側壁互連結構中帶散熱管道的半導體裝置及其制造方法及電子設備

有效

• 申請號: 202110181463.2
• 申請日: 2021-02-09
• 公開（公告）號: CN112992857B
• 公開（公告）日: 2023-08-25
• 發明（設計）人: 朱慧瓏;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/367;H01L23/467;H01L23/473;H01L21/768;H01L27/092;H01L21/8238
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了一種側壁互連結構中帶散熱管道的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。根據實施例，半導體裝置可以包括：承載襯底，具有彼此相鄰的第一區和第二區；第一區上的半導體器件；以及第二區上的互連結構。互連結構可以包括：電隔離層；電隔離層中的導電結構，其中，半導體器件中的至少一部分需要電連接的部件與互連結構中相應高度處的導電結構在橫向上相接觸并因此電連接；以及電隔離層中的散熱管道。

技術領域

本公開涉及半導體領域，更具體地，涉及側壁互連結構中帶散熱管道的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。

背景技術

隨著半導體器件的不斷小型化，越來越難以制造高密度的互連結構，因為在橫向上難以縮減尺寸。另外，為增加集成度，可以堆疊多層器件。期望能夠以靈活的方式為這種堆疊器件設置互連。

另外，在高密度的器件中，散熱成為問題。

發明內容

有鑒于此，本公開的目的至少部分地在于提供一種側壁互連結構中帶散熱管道的半導體裝置及其制造方法及包括這種半導體裝置的電子設備。

根據本公開的一個方面，提供了一種半導體裝置，包括：承載襯底，具有彼此相鄰的第一區和第二區；第一區上的半導體器件；以及第二區上的互連結構。互連結構可以包括：電隔離層；電隔離層中的導電結構，其中，半導體器件中的至少一部分需要電連接的部件與互連結構中相應高度處的導電結構在橫向上相接觸并因此電連接；以及電隔離層中的散熱管道。

根據本公開的另一方面，提供了一種制造半導體裝置的方法，包括：在承載襯底上設置器件疊層；在承載襯底上與器件疊層相鄰的區域處形成與器件疊層橫向鄰接的互連結構，互連結構包括電隔離層以及電隔離層中的導電結構，其中，在形成互連結構時控制互連結構中的導電結構的高度，使得器件疊層中的至少一部分需要電連接的部件與互連結構中相應高度處的導電結構在橫向上相接觸并因此電連接；以及在電隔離層中形成散熱管道。

根據本公開的另一方面，提供了一種電子設備，包括上述半導體裝置。

根據本公開的實施例，對于半導體器件特別是豎直型半導體器件，可以設置與之橫向上鄰接的側壁互連結構。這可以減少制造工藝中的光刻步驟并降低制造成本。制造工藝步驟在疊置的(豎直型)半導體器件之間可以共享，從而可以降低制造成本。另外，三維構造使得器件之間的互連可以由更多空間，并因此可以具有低電阻和高帶寬。由于側壁互連結構的存在，半導體裝置可以具有引出端子，因此可以將半導體裝置的制造與金屬化疊層的制造相分離，從而可以得到類似現場可編程門陣列(FPGA)的芯片。在側壁互連結構中，可以嵌入散熱管道，以增強散熱性能。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優點將更為清楚，在附圖中：

圖1至37示意性示出了根據本公開實施例的制造半導體裝置特別是其中的互連結構的流程中的一些階段，其中，

圖2(a)(其中示出了AA′線、BB′線的位置)、2(b)、3(a)、4(a)、5(a)、12、16(a)(其中示出了CC′線、DD′線的位置)、17(a)是俯視圖，

圖1、2(c)、5(b)、6至11、13至15是沿AA′線的截面圖，

圖3(b)、4(b)、5(c)是沿BB′線的截面圖，

圖16(b)、17(b)、18(a)、19、20(a)、21至27、28(a)、34(b)、36(b)是沿CC′線的截面圖，

圖16(c)、17(c)、18(b)、20(b)、28(b)、29至33、34(a)、35、36(a)、37是沿DD′線的截面圖。

貫穿附圖，相同或相似的附圖標記表示相同或相似的部件。

具體實施方式