[發明專利]專用存儲芯片的比特位翻轉校驗方法及存儲系統在審
| 申請號: | 202110171618.4 | 申請日: | 2021-02-08 |
| 公開(公告)號: | CN114911646A | 公開(公告)日: | 2022-08-16 |
| 發明(設計)人: | 袁地;馬東偉;張穎新;田俊龍;耿會娟;支涵斐;胡其成;甄華夏 | 申請(專利權)人: | 安陽師范學院 |
| 主分類號: | G06F11/10 | 分類號: | G06F11/10;G11C29/42 |
| 代理公司: | 南京北辰聯和知識產權代理有限公司 32350 | 代理人: | 衛麟 |
| 地址: | 455000 河南*** | 國省代碼: | 河南;41 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 專用 存儲 芯片 比特 翻轉 校驗 方法 存儲系統 | ||
一種專用存儲芯片的比特位翻轉校驗方法及存儲系統。本發明通過兩個存儲單元同時存儲車輛行駛過程中的參數數據。然后,通過異或單元對兩存儲單元中的數據進行第一次校驗,獲得可能的比特翻轉位。之后,再進一步的通過編碼校驗單元與輸出緩存的相互配合篩選更為可靠的存儲數據,對該存儲數據中的翻轉位進行校正后輸出該數據。由此,本發明能夠保證汽車存儲系統中輸出數據不會出現比特位的翻轉,因而能夠進一步保證汽車可靠運行,并簡化對存儲單元中偶然出現的翻轉比特位的校驗排除共工作。
技術領域
本發明涉及數據存儲與保護技術領域,具體而言涉及一種專用存儲芯片的比特位翻轉校驗方法及存儲系統。
背景技術
汽車專用存儲芯片中需要記錄大量的車輛行駛參數,因而對存儲芯片中比特位的翻轉尤為敏感。一旦芯片中比特位發生翻轉,汽車的行駛數據將會出現嚴重的錯誤,甚至影響汽車正常駕駛。
現有的芯片存儲機制只能夠實現存儲數據的比特位為校驗,通過校驗結果是否與和行駛參數一通存入的校驗位相同實現對行駛參數正確與否的判斷。但是,這種方式無法直接對翻轉后的比特位進行定位和校正,因此依舊會影響車輛駕駛體驗。
發明內容
本發明針對現有技術的不足,提供一種專用存儲芯片的比特位翻轉校驗方法及存儲系統,本發明通過兩個存儲單元同時存儲數據,能夠在輸出時對數據進行異或和校驗,從而克服存儲芯片中的比特位翻轉,輸出正確的存儲數據。本發明具體采用如下技術方案。
首先,為實現上述目的,提出一種專用存儲芯片的比特位翻轉校驗方法,其特征在于,步驟包括:在接收到待存儲數據后,同時將所述待存儲數據按照相同的存儲規則同步存儲至第一存儲單元中和第二存儲單元中;在接收到數據調取指令后,執行以下步驟:第一步,按照數據調取指令同步的從第一存儲單元中讀取對應于數據調取指令的第一存儲數據,從第二存儲單元中讀取對應于數據調取指令的第二存儲數據;第二步,對讀取到的所述第一存儲數據和第二存儲數據進行異或運算和編碼校驗,將其中編碼校驗正確的存儲數據保存在輸出緩存的第一地址段中,將其中編碼校驗錯誤的存儲數據保存在輸出緩存的第二地址段中;第三步,根據異或運算所獲得的異或結果矯正第二地址段中的存儲數據;第四步,在矯正后第二地址段中的數據與第一地址段不同時,輸出第二地址段中的存儲數據,否則輸出第一地址段中的存儲數據。
可選的,如上任一所述的專用存儲芯片的比特位翻轉校驗方法,其中,在接收到待存儲數據后,具體按照以下步驟將所述待存儲數據存儲至第一、第二存儲單元:步驟c1,將待存儲數據按照預設的單位長度L進行順序拆分,獲得若干數據段A1,A2,A3,…,An,其中n表示順序拆分后數據段的編號;步驟c2,按照校驗間隔l對編號相差l的?n/l?的各數據段進行異或,將異或所獲得的校驗位插入待存儲數據中的第l位,其中,校驗間隔l≥2;步驟c3,按照固定的步長遞增所述校驗間隔l,重復步驟c2,直至l≥?n/2?,獲得實際存儲數據;步驟c4,將按照步驟c3插入全部校驗位后所獲得的實際存儲數據順序存儲至第一存儲單元中和第二存儲單元中。
可選的,如上任一所述的專用存儲芯片的比特位翻轉校驗方法,其中,第二步中,對讀取到的所述第一存儲數據和第二存儲數據進行編碼校驗的具體步驟包括:步驟d1,按照步驟c3中的各校驗間隔l分別提取出第一存儲數據和第二存儲數據中的相應校驗位,獲得對應于第一存儲數據的第一待校驗數據和對應于第二存儲數據的第二待校驗數據;步驟d2,將所述第一待校驗數據按照預設的單位長度L進行順序拆分,獲得若干校驗數據段B1,B2,B3,…,Bn,將所述第二待校驗數據按照預設的單位長度L進行順序拆分,獲得若干驗證數據段C1,C2,C3,…,Cn;步驟d3,分別按照步驟d1中的各校驗間隔l對編號相差l的?n/l?的各校驗數據段進行異或,比較異或所獲得的校驗值是否與第一存儲數據中的第l位相同,若不同則將各校驗數據段順序保存在輸出緩存的第二地址段中并將各驗證數據段順序保存在輸出緩存的第一地址段中;否則,將各校驗數據段順序保存在輸出緩存的第一地址段中并將各驗證數據段順序保存在輸出緩存的第二地址段中。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于安陽師范學院,未經安陽師范學院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110171618.4/2.html,轉載請聲明來源鉆瓜專利網。





