[發(fā)明專利]場效應晶體管電路、方法、裝置、芯片及電池管理系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202110170499.0
• 申請日: 2021-02-08
• 公開（公告）號: CN112751558A
• 公開（公告）日: 2021-05-04
• 發(fā)明（設計）人: 周號
• 申請（專利權）人: 珠海邁巨微電子有限責任公司
• 主分類號: H03K17/687
• 分類號: H03K17/687;H01M10/42
• 代理公司: 北京庚致知識產(chǎn)權代理事務所(特殊普通合伙) 11807
• 代理人: 李偉波;李曉輝

1.一種場效應晶體管電路，其特征在于，包括：

場效應晶體管，所述場效應晶體管包括柵極、源極、漏極、襯底、第一寄生二極管和第二寄生二極管，其中所述第一寄生二極管和第二寄生二極管反向串聯(lián)，所述第一寄生二極管和第二寄生二極管的串聯(lián)電路的一端連接所述源極，并且所述串聯(lián)電路的另一端連接所述漏極，所述第一寄生二極管和第二寄生二極管的連接點與所述襯底連接；以及

開關，所述開關的一端與所述連接點連接，所述開關的另一端與所述源極連接，

所述場效應晶體管導通且所述開關導通從而所述源極與所述襯底連通，所述場效應晶體管斷開且所述開關斷開從而所述源極與所述襯底斷開，所述襯底處于浮空狀態(tài)。

2.如權利要求1所述的場效應晶體管電路，其特征在于，所述場效應晶體管導通且所述開關導通從而所述源極與所述襯底連通時，，所述場效應晶體管的導電溝道形成，所述場效應晶體管斷開且所述開關斷開從而所述源極與所述襯底斷開時，所述場效應晶體管的導電溝道不形成并且所述襯底處于浮空狀態(tài)。

3.如權利要求2所述的場效應晶體管電路，其特征在于，所述第一寄生二極管和第二寄生二極管的串聯(lián)電路設置成，在所述源極和所述漏極之間不會通過所述串聯(lián)電路形成導電通路。

4.如權利要求3所述的場效應晶體管電路，其特征在于，

所述場效應晶體管為NMOS晶體管，當所述柵極與所述源極之間的柵源電壓大于所述場效應晶體管的導通閾值電壓時所述場效應晶體管導通，當所述柵源電壓小于所述導通閾值電壓時所述場效應晶體管斷開；或者，

所述場效應晶體管為PMOS晶體管，當所述柵極與所述源極之間的柵源電壓小于所述場效應晶體管的導通閾值電壓時所述場效應晶體管導通，當所述柵源電壓大于所述導通閾值電壓時所述場效應晶體管斷開；

或者，

所述場效應晶體管為NMOS晶體管時，所述第一寄生二極管的陽極與所述第二寄生二極管的陽極連接，所述第一寄生二極管的陰極與所述漏極連接，所述第二寄生二極管的陰極與所述源極連接；或者

所述場效應晶體管為PMOS晶體管時，所述第一寄生二極管的陰極與所述第二寄生二極管的陰極連接，所述第一寄生二極管的陽極與所述漏極連接，所述第二寄生二極管的陽極與所述源極連接；

或者，

所述開關為NMOS型和/或PMOS型晶體管開關，所述晶體管開關的柵極與所述場效應晶體管的柵極連接，所述晶體管開關的源極與所述連接點連接，所述晶體管開關的漏極與所述場效應晶體管的源極連接

或者，

所述開關為三極管，所述三極管的基極經(jīng)由第一電阻連接至場效應晶體管的所述柵極，所述三極管的發(fā)射極/集電極連接所述連接點，所述三極管的集電極/發(fā)射極連接所述場效應集體管的源極

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，

所述第二開關設置為：當所述場效應晶體管斷開時，所述第二開關確保所述場效應管的柵極氧化層不會被擊穿和/或所述場效應晶體管不形成導電溝道

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，所述第二開關為耐壓二極管，

當所述場效應晶體管為NMOS晶體管時，所述耐壓二極管的陽極與所述場效應晶體管的柵極直接連接或間接連接，所述耐壓二極管的陰極與所述場效應晶體管的漏極直接連接或間接連接；或者當所述場效應晶體管為PMOS晶體管時，所述耐壓二極管的陰極與所述場效應晶體管的柵極直接連接或間接連接，所述耐壓二極管的陽極與所述場效應晶體管的漏極直接連接或間接連接

或者，

所述場效應晶體管的柵極與漏極之間連接有三極管，所述三極管的發(fā)射極/集電極連接所述場效應晶體管的柵極，所述三極管的集電極/發(fā)射極連接所述場效應晶體管的漏極

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，

當所述場效應晶體管為NMOS晶體管時，所述第二開關為第二NMOS晶體管開關，所述第二NMOS開關晶體管具有第三寄生二極管，所述第二NMOS晶體管的源極與第三寄生二極管的一端、與所述場效應晶體管的柵極直接連接或間接連接，所述第二NMOS晶體管的漏極與第三寄生二極管的另一端、與所述場效應晶體管的漏極直接連接或間接連接；或者

當所述場效應晶體管為PMOS晶體管時，所述第二開關為第二PMOS晶體管開關，所述第二PMOS晶體管開關具有第三寄生二極管，所述第二PMOS晶體管開關的源極和第三寄生二極管的一端、與所述場效應晶體管的柵極直接連接或間接連接，所述第二PMOS晶體管的漏極和第三寄生二極管的另一端、與所述場效應晶體管的漏極直接連接或間接連接

或者，

通過第一肖特基二極管與第二肖特基二極管來替代所述開關，

當所述場效應晶體管為NMOS晶體管時，所述第一肖特基二極管的陰極與所述第二肖特基二極管的陰極連接并且與所述襯底連接，所述第一肖特基二極管的陽極與所述漏極連接，所述第二肖特基二極管的陽極與所述源極連接；或者，

當所述場效應晶體管為PMOS晶體管時，所述第一肖特基二極管的陽極與所述第二肖特基二極管的陽極連接并且與所述襯底連接，所述第一肖特基二極管的陰極與所述漏極連接，所述第二肖特基二極管的陰極與所述源極連接

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，

所述第二開關設置為：當所述場效應晶體管斷開時，所述第二開關確保所述場效應管的柵極氧化層不會被擊穿和/或所述場效應晶體管不形成導電溝道

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，所述第二開關為耐壓二極管，

當所述場效應晶體管為NMOS晶體管時，所述耐壓二極管的陽極與所述場效應晶體管的柵極直接連接或間接連接，所述耐壓二極管的陰極與所述場效應晶體管的漏極直接連接或間接連接；或者當所述場效應晶體管為PMOS晶體管時，所述耐壓二極管的陰極與所述場效應晶體管的柵極直接連接或間接連接，所述耐壓二極管的陽極與所述場效應晶體管的漏極直接連接或間接連接

或者，

所述場效應晶體管的柵極與漏極之間連接有第二開關，

當所述場效應晶體管為NMOS晶體管時，所述第二開關為第二NMOS晶體管開關，所述第二NMOS開關晶體管具有第三寄生二極管，所述第二NMOS晶體管的源極與第三寄生二極管的一端、與所述場效應晶體管的柵極直接連接或間接連接，所述第二NMOS晶體管的漏極與第三寄生二極管的另一端、與所述場效應晶體管的漏極直接連接或間接連接；或者

當所述場效應晶體管為PMOS晶體管時，所述第二開關為第二PMOS晶體管開關，所述第二PMOS晶體管開關具有第三寄生二極管，所述第二PMOS晶體管開關的源極和第三寄生二極管的一端、與所述場效應晶體管的柵極直接連接或間接連接，所述第二PMOS晶體管的漏極和第三寄生二極管的另一端、與所述場效應晶體管的漏極直接連接或間接連接。