[發明專利]基于神經網絡的存儲器地址的測試方法及測試裝置

在審

• 申請號: 202110167504.2
• 申請日: 2021-02-07
• 公開（公告）號: CN112951312A
• 公開（公告）日: 2021-06-11
• 發明（設計）人: 柯遙
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G11C29/18
• 分類號: G11C29/18;G11C29/12;G06N3/08
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;尹一凡

1.一種基于神經網絡的存儲器地址的測試方法，其特征在于，包括訓練集及驗證集的生成步驟S1、神經網絡模型形成步驟S2和地址測試步驟S3：

所述步驟S1包括：

步驟S11：獲取與待測存儲器相同型號的原始測試信息，并從所原始信息提取原始特征信息；所述原始特征信息包括M位二進制的存儲器地址、多個測試任務批次號和與所述存儲器M位待測地址相應的測試結果標簽；其中，所述測試任務批次號表示一個時間段中的原始測試信息，所述M位二進制的存儲器地址由存儲器的地址空間轉換而來，所述測試結果標簽為0時，表示測試結果匹配，所述測試結果標簽為1時，表示測試結果不匹配；

步驟S12：將每一個所述M位二進制的存儲器地址和其相應的測試結果標簽形成一組測試數據對，并將所述測試任務批次號中的所有測試數據對形成一個測試數據對集；

步驟S13：將一個測試任務批次號的測試數據對集作為驗證集的數據，將其余測試任務批次號的測試數據對集作為訓練集的數據；

所述步驟S2包括：

步驟S21：提供參數初始化后的神經網絡模型；

步驟S22：以所述M位二進制的存儲器地址為神經網絡模型的輸入，以所述M位二進制的存儲器地址相應的測試結果標簽為神經網絡模型的輸出，遍歷所述訓練集中的測試數據對，完成神經網絡模型的訓練；

步驟S23：以所述M位二進制的存儲器地址為神經網絡模型的輸入，以所述M位二進制的存儲器地址相應的測試結果標簽為神經網絡模型的輸出，遍歷所述驗證集中的測試數據對，完成神經網絡模型的驗證，以形成優化后的神經網絡模型；

所述步驟S3包括：

S31：將待測存儲器的地址空間轉換為二進制的M位地址，將所述M位二進制的存儲器地址輸入神經網絡模型，得到預測的所述M位二進制的存儲器地址相應的測試結果標簽；將測試結果標簽為0的所對應的地址為所述地址空間中需跳過測試的地址；

S32：分別指定所述需跳過測試的地址中特定的N1位均為1時或特定的N2位均為0的地址，M、N1、N2、M-N1和M-N2為正整數；

S33：分別將該N1位地址或N2位地址分配至第一地址組，將剩余M-N1或M-N2位地址分配至第二地址組；

S34：將所述第一地址組的N1位地址和所述第二地址組的M-N1位地址按所述二進制的M位地址的位階順序，以特定規則對所述第一地址組和第二地址組遍歷以對對應的地址進行測試；或者，將所述第一地址組的N2位地址和所述第二地址組的M-N2位地址按所述二進制的M位地址的位階順序，以特定規則對所述第一地址組和第二地址組遍歷以對對應的地址進行測試；

其中所述特定規則為：對于所述第一地址組，對除N1位均為1或N2均為0的地址外的其他各地址進行遍歷；對于所述第二地址組，對全部地址進行遍歷。

2.根據權利要求1所述的基于神經網絡的存儲器地址的測試方法，其特征在于，在所述第一地址組中，該特定的N1位地址從低位至高位依次排列；在所述第二地址組中，該剩余的M-N1位地址從低位至高位依次排列；或者，在所述第一地址組中，該特定的N2位地址從低位至高位依次排列；在所述第二地址組中，該剩余的M-N2位地址從低位至高位依次排列。

3.根據權利要求2所述的基于神經網絡的存儲器地址的測試方法，其特征在于，對于所述第一地址組，當指定所述二進制的M位地址中N1位均為1時對應的地址為需跳過測試的地址時，從該第一地址組的最小地址至僅小于最大地址的次最大地址依次遍歷，當指定所述二進制的M位地址中N2位均為0時對應的地址為需跳過測試的地址時從該第一地址組的僅大于所述最小地址的次最小地址至所述最大地址依次遍歷。

4.根據權利要求3所述的基于神經網絡的存儲器地址的測試方法，其特征在于，對于所述第二地址組從其最小地址至其最大地址依次遍歷。