[發明專利]一種分柵快閃存儲器及其制備方法

在審

• 申請號: 202110163421.6
• 申請日: 2021-02-05
• 公開（公告）號: CN112820649A
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 劉長振
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L27/11521;H01L29/788
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供的一種分柵快閃存儲器及其制備方法，分柵快閃存儲器的制備方法包括以下步驟：提供一半導體襯底，在半導體襯底的存儲區依次形成有浮柵、控制柵、嵌設在浮柵和控制柵中的共享字線、包裹共享字線的保護層、位于控制柵上的氮化硅層，氮化硅層覆蓋保護層；通過第一次干法刻蝕工藝去除部分厚度的氮化硅層，并通過濕法刻蝕工藝去除剩余部分的氮化硅層；以保護層為掩模，依次刻蝕控制柵和浮柵并暴露出半導體襯底。本發明通過第一次干法刻蝕工藝去除部分厚度的氮化硅層，并通過濕法刻蝕工藝去除剩余部分的氮化硅層使得濕法刻蝕工藝的溶液較少時間的接觸所述保護層，降低了共享字線外側的保護層的損失，使得后續形成的浮柵沿橫向的長度變長。

技術領域

本發明涉及半導體制造領域，特別涉及一種分柵快閃存儲器及其制備方法。

背景技術

在目前的半導體產業中，存儲器件在集成電路產品中占了相當大的比例，存儲器中的快閃存儲器的發展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度和易于擦除等多項優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。

快閃存儲器分為兩種類型：疊柵(stack gate)快閃存儲器和分柵(split gate)快閃存儲器。疊柵快閃存儲器具有浮柵和控制柵，其中，控制柵位于浮柵上方，制造疊柵快閃存儲器的方法比制造分柵快閃存儲器簡單，然而疊柵快閃存儲器存在過擦除問題。與疊柵快閃存儲器不同的是，分柵快閃存儲器在浮柵的一側形成作為擦除柵極的字線，字線作為控制柵，在擦寫性能上，分柵快閃存儲器有效地避免了疊柵快閃存儲器的過擦除效應，電路設計相對簡單。而且，分柵結構利用源端熱電子注入進行編程，具有更高的編程效率，因而被廣泛應用在各類諸如智能卡、SIM卡、微控制器、手機等電子產品中。

分柵快閃存儲器包括具有存儲區和邏輯區的半導體襯底，在存儲區的刻蝕工藝過程中很容易出現浮柵長度變小的現象，從而造成分柵快閃存儲器的電性功能不良和/或存儲功能不良。

發明內容

本發明的目的在于提供一種分柵快閃存儲器及其制備方法，以避免在存儲區形成共享字線的工藝過程中容易出現浮柵長度變小的現象發生，從而提高分柵快閃存儲器的電性功能和/或存儲功能。

為解決上述技術問題，本發明提供一種分柵快閃存儲器的制備方法，包括以下步驟：

提供一半導體襯底，在所述半導體襯底上依次形成有浮柵、控制柵、嵌設在所述浮柵和控制柵中的共享字線、包裹所述共享字線的保護層、位于所述控制柵上的氮化硅層，所述氮化硅層覆蓋所述保護層，且所述氮化硅層的厚度大于

通過第一次干法刻蝕工藝去除部分厚度的所述氮化硅層，并通過濕法刻蝕工藝去除剩余部分的所述氮化硅層；以及

以所述保護層為掩模，依次刻蝕所述控制柵和浮柵并暴露出所述半導體襯底。

可選的，所述半導體襯底包括相鄰設置的存儲區和邏輯區，在所述半導體襯底存儲區依次形成有底層氧化層、浮柵、ONO層、控制柵、嵌設在所述浮柵和控制柵中的共享字線、包裹所述共享字線的保護層、位于所述控制柵上的氮化硅層，其中，所述共享字線位于所述底層氧化層上。

可選的，所述半導體襯底的邏輯區上依次形成有底層氧化層、多晶硅層和氮化硅層。

可選的，通過第一次干法刻蝕工藝去除部分厚度的所述氮化硅層，且所述氮化硅層的刻蝕厚度為所述氮化硅層總厚度的1/3倍～3/4倍。

可選的，所述濕法刻蝕工藝的溶液包括磷酸。

進一步的，通過第一次干法刻蝕工藝去除部分厚度的所述氮化硅層，并通過濕法刻蝕工藝去除剩余部分的所述氮化硅層之后還包括：

形成硬掩模層，所述硬掩模層覆蓋了所述半導體襯底的邏輯區的多晶硅層，還覆蓋了所述半導體襯底的存儲區的所述保護層的表面以及所述控制柵的表面；