[發(fā)明專(zhuān)利]在電流舵數(shù)模轉(zhuǎn)換器中利用電流存儲(chǔ)特性

有效

• 申請(qǐng)?zhí)枺?/td>: 202110160855.0
• 申請(qǐng)日: 2021-02-05
• 公開(kāi)（公告）號(hào): CN113225077B
• 公開(kāi)（公告）日: 2023-08-29
• 發(fā)明（設(shè)計(jì)）人: K·Q·恩古因;L·帕姆
• 申請(qǐng)（專(zhuān)利權(quán)）人: 美國(guó)亞德諾半導(dǎo)體公司
• 主分類(lèi)號(hào): H03M1/06
• 分類(lèi)號(hào): H03M1/06;H03M1/66
• 代理公司: 中國(guó)貿(mào)促會(huì)專(zhuān)利商標(biāo)事務(wù)所有限公司 11038
• 代理人: 郭萬(wàn)方

1.一種控制器，用于控制包括第一晶體管、第二晶體管和多個(gè)開(kāi)關(guān)的數(shù)模轉(zhuǎn)換器DAC單元的操作，其中，所述多個(gè)開(kāi)關(guān)中的單個(gè)開(kāi)關(guān)耦合到所述第一晶體管和所述第二晶體管中的至少一個(gè)，

所述控制器被配置為:

將所述多個(gè)開(kāi)關(guān)配置為處于第一狀態(tài)，以使DAC單元能夠轉(zhuǎn)換第一非零數(shù)字值；和

當(dāng)要由所述DAC單元轉(zhuǎn)換的數(shù)字值從所述第一非零數(shù)字值變?yōu)榱銛?shù)字值時(shí)：

從所述第一晶體管斷開(kāi)第一偏置信號(hào)和從所述第二晶體管斷開(kāi)第二偏置信號(hào)，

在斷開(kāi)所述第一偏置信號(hào)和所述第二偏置信號(hào)之后，將所述多個(gè)開(kāi)關(guān)保持在第一狀態(tài)非零時(shí)間段；和

在使所述多個(gè)開(kāi)關(guān)保持在第一狀態(tài)且所述第一偏置信號(hào)和第二偏置信號(hào)斷開(kāi)的非零時(shí)間段之后，將所述多個(gè)開(kāi)關(guān)配置為處于第二狀態(tài)以使所述DAC單元能夠轉(zhuǎn)換所述零數(shù)字值。

2.根據(jù)權(quán)利要求1所述的控制器，進(jìn)一步被配置為當(dāng)要由所述DAC單元轉(zhuǎn)換的數(shù)字值從零數(shù)字值變?yōu)榈诙橇銛?shù)字值時(shí)：

將所述多個(gè)開(kāi)關(guān)配置為處于中間狀態(tài)，所述中間狀態(tài)是提供所述第一晶體管和所述第二晶體管之間的電流路徑的狀態(tài)；

在將所述多個(gè)開(kāi)關(guān)保持在中間狀態(tài)的非零時(shí)間段之后，將所述多個(gè)開(kāi)關(guān)配置為：

如果所述第二非零數(shù)字值的值與所述第一非零數(shù)字值的值相同，則為第一狀態(tài)；或

如果所述第二非零數(shù)字值具有與所述第一非零數(shù)字值的值不同的值，則為第三狀態(tài)；和

在將所述多個(gè)開(kāi)關(guān)配置為處于第一狀態(tài)或第三狀態(tài)之后，將所述第一偏置信號(hào)連接至所述第一晶體管并將所述第二偏置信號(hào)連接至所述第二晶體管，以使所述DAC單元能夠轉(zhuǎn)換所述第二非零數(shù)字值。

3.根據(jù)權(quán)利要求2所述的控制器，其中所述第一狀態(tài)是所述第一晶體管和所述第二晶體管之間的電流路徑中斷或不存在的狀態(tài)。

4.根據(jù)權(quán)利要求2所述的控制器，其中所述第三狀態(tài)是所述第一晶體管和所述第二晶體管之間的電流路徑中斷或不存在的狀態(tài)。

5.根據(jù)權(quán)利要求2所述的控制器，其中所述第二狀態(tài)是所述第一晶體管和所述第二晶體管之間的電流路徑中斷或不存在的狀態(tài)。

6.根據(jù)權(quán)利要求2所述的控制器，其中:

所述DAC單元被配置為在與每個(gè)數(shù)字值變?yōu)橄乱粩?shù)字值相關(guān)聯(lián)的保持時(shí)段期間保持與每個(gè)數(shù)字值的轉(zhuǎn)換相關(guān)聯(lián)的模擬輸出，和

使所述多個(gè)開(kāi)關(guān)保持在中間狀態(tài)的非零時(shí)間段在與所述零數(shù)字值變?yōu)樗龅诙橇銛?shù)字值相關(guān)聯(lián)的保持時(shí)段期間。

7.根據(jù)權(quán)利要求6所述的控制器，其中所述控制器被配置為在與所述零數(shù)字值變?yōu)樗龅诙橇銛?shù)字值相關(guān)聯(lián)的保持時(shí)段期間，將所述第一偏置信號(hào)連接至所述第一晶體管并將所述第二偏置信號(hào)連接至所述第二晶體管。

8.根據(jù)權(quán)利要求1所述的控制器，其中:

所述DAC單元被配置為在與每個(gè)數(shù)字值變?yōu)橄乱粩?shù)字值相關(guān)聯(lián)的保持時(shí)段期間保持與每個(gè)數(shù)字值的轉(zhuǎn)換相關(guān)聯(lián)的模擬輸出；和

在所述第一偏置信號(hào)和所述第二偏置信號(hào)斷開(kāi)的情況下，將所述多個(gè)開(kāi)關(guān)保持在第一狀態(tài)的非零時(shí)間段處于與所述第一非零數(shù)字值變?yōu)樗隽銛?shù)字值相關(guān)聯(lián)的保持時(shí)段內(nèi)。

9.根據(jù)權(quán)利要求8所述的控制器，其中所述控制器被配置為在與改變?yōu)樗隽銛?shù)字值的第一非零數(shù)字值相關(guān)聯(lián)的保持時(shí)段期間，使所述第一偏置信號(hào)與所述第一晶體管斷開(kāi)并且使所述第二偏置信號(hào)與所述第二晶體管斷開(kāi)。