[發明專利]一種提高共模抑制比的差分采樣電路及方法

有效

• 申請號: 202110132992.3
• 申請日: 2021-02-01
• 公開（公告）號: CN112468103B
• 公開（公告）日: 2021-05-25
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 艾樂德電子（南京）有限公司
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請提供了一種提高共模抑制比的差分采樣電路及方法，所述差分采樣電路的第一電阻的第一端連接第一電源，第二端連接差分放大器的同相輸入端；第二電阻的第一端連接第一電阻的第二端以及差分放大器的同相輸入端，第二端接地；第三電阻的第一端連接第二電源，第二端連接差分放大器的反向輸入端；第四電阻的第一端連接第三電阻的第二端以及差分放大器的反向輸入端，第四電阻的第二端連接差分放大器的輸出端；阻值可調模塊的第一端連接第一電源以及第一電阻的第一端，阻值可調模塊的第二端連接第二電阻的第二端。本申請通過調節阻值可調模塊的阻值，使得共模引起的輸出電壓接近于零，使差得分放大后的輸出電壓趨近于一穩定值，從而提高了輸出精度。

技術領域

本申請屬于電壓采樣技術領域，特別涉及一種提高共模抑制比的差分采樣電路及方法。

背景技術

如圖1所示為一種典型結構的差分采樣電路，對于差分電壓信號的采樣，其主要是通過差分轉單端電路將差分電壓轉換成單端電壓輸出。

在理論情況下，差分采樣電路中的電阻會滿足R2/R1=R4/R3，由此使得輸出電壓。但是實際應用中，根本無法保證這4顆電阻比例的一致性，這就導致輸出電壓Vo的實際輸出值與理論預期值存在一定的偏差，其中輸出電壓Vo為：

令：

則電壓V1與電壓V2的差分電壓為Vd，共模電壓為Vc，輸出電壓Vo整理后為：

則，共模抑制比為：

以差分增益等于1，電阻比例匹配度0.01%為例，此時共模抑制也只能達到86dB左右。對于一些超高精度的應用來說，存在精度不夠的問題。

因此，希望有一種技術方案來克服或至少減輕現有技術的至少一個上述缺陷。

發明內容

本申請的目的是提供了一種提高共模抑制比的差分采樣電路及方法，以解決或減輕現有技術中存在的至少一個問題。

本申請的第一個方面提供了一種提高共模抑制比的差分采樣電路，所述差分采樣電路包括第一電源、第二電源、第一電阻、第二電阻、第三電阻、第四電阻、阻值可調模塊以及差分放大器，其中，

所述第一電阻的第一端連接所述第一電源，所述第一電阻的第二端連接所述差分放大器的同相輸入端；

所述第二電阻的第一端連接所述第一電阻的第二端以及所述差分放大器的同相輸入端，所述第二電阻的第二端接地；

所述第三電阻的第一端連接所述第二電源，所述第三電阻的第二端連接所述差分放大器的反向輸入端；

所述第四電阻的第一端連接所述第三電阻的第二端以及所述差分放大器的反向輸入端，所述第四電阻的第二端連接所述差分放大器的輸出端；以及

所述阻值可調模塊的第一端連接所述第一電源以及所述第一電阻的第一端，所述阻值可調模塊的第二端連接所述第二電阻的第二端。

可選地，所述阻值可調模塊為乘法數模轉換器。

可選地，還包括第五電阻，所述第五電阻的第一端連接所述第一電源以及所述阻值可調模塊的第一端，所述第五電阻的第二端連接所述第一電阻的第一端。

可選地，還包括第六電阻，所述第六電阻的第一端連接所述第二電阻的第二端以及所述阻值可調模塊的第二端，所述第六電阻的第二端接地。

可選地，所述第五電阻與第一電阻的阻值滿足R5R1。

可選地，所述第六電阻與第二電阻的阻值滿足R6R2。