[發(fā)明專利]一種I/F電路及其校準(zhǔn)方法、校準(zhǔn)裝置

有效

• 申請?zhí)枺?/td>: 202110119910.1
• 申請日: 2021-01-28
• 公開（公告）號: CN112946456B
• 公開（公告）日: 2022-07-15
• 發(fā)明（設(shè)計）人: 歐陽英圖;范源;張?zhí)?/a>;李澤昀
• 申請（專利權(quán)）人: 湖南航天機電設(shè)備與特種材料研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01C21/16;G01C25/00
• 代理公司: 長沙正奇專利事務(wù)所有限責(zé)任公司 43113
• 代理人: 郭立中;張珉瑞

1.一種I/F電路的校準(zhǔn)方法，包括如下步驟：

S1、采集積分電路在放電狀態(tài)下的Δ′的值；Δ′為相鄰兩次采樣值之差，采樣值為積分電容兩端的壓降值；

S2、將Δ′的值作為標(biāo)準(zhǔn)電壓U₀以對I/F電路進行校準(zhǔn)。

2.根據(jù)權(quán)利要求1所述的I/F電路的校準(zhǔn)方法，其特征在于：所述標(biāo)準(zhǔn)電壓U₀的計算公式為：

U₀＝Δ-Δ′或U₀＝Δ′-Δ；

其中Δ是指積分電路在充電狀態(tài)下的相鄰兩次采樣值之差，Δ的值為0；采樣值為積分電容兩端的壓降值。

3.一種I/F電路的校準(zhǔn)裝置，包括處理器；其特征在于：所述處理器用于將Δ′的值作為標(biāo)準(zhǔn)電壓U₀以對I/F電路進行校準(zhǔn)；所述Δ′是指積分電路在放電狀態(tài)下的相鄰兩次采樣值之差，采樣值為積分電容兩端的壓降值。

4.根據(jù)權(quán)利要求3所述的I/F電路的校準(zhǔn)裝置，其特征在于：所述標(biāo)準(zhǔn)電壓U₀的計算公式為：

U₀＝Δ-Δ′或U₀＝Δ′-Δ；

其中Δ是指積分電路在充電狀態(tài)下的相鄰兩次采樣值之差，Δ的值為0；采樣值為積分電容兩端的壓降值。

5.根據(jù)權(quán)利要求3或4所述的I/F電路的校準(zhǔn)裝置，其特征在于：所述處理器包括AD芯片和采集處理電路，所述AD芯片用于采集積分電路在放電狀態(tài)下的Δ′的值，并將Δ′的值發(fā)送給所述采集處理電路；所述采集處理電路用于將Δ′的值作為標(biāo)準(zhǔn)電壓U₀以對I/F電路進行校準(zhǔn)；Δ′為相鄰兩次采樣值之差，采樣值為積分電容兩端的壓降值。

6.一種I/F電路，包括如權(quán)利要求3-5任一項所述的校準(zhǔn)裝置，其特征在于：還包括放電電路、放電電路開關(guān)和積分電路；所述積分電路的一端通過所述放電電路開關(guān)與所述放電電路連接，另一端與所述處理器連接，所述處理器與所述放電電路開關(guān)連接。