[發(fā)明專(zhuān)利]一種MMC-HVDC系統(tǒng)擾動(dòng)抑制方法、裝置及介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202110116683.7
• 申請(qǐng)日: 2021-01-28
• 公開(kāi)（公告）號(hào): CN112803469A
• 公開(kāi)（公告）日: 2021-05-14
• 發(fā)明（設(shè)計(jì)）人: 劉子文;趙晉泉
• 申請(qǐng)（專(zhuān)利權(quán)）人: 河海大學(xué)
• 主分類(lèi)號(hào): H02J3/36
• 分類(lèi)號(hào): H02J3/36
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 董建林

1.一種MMC-HVDC系統(tǒng)擾動(dòng)抑制方法、裝置及介質(zhì)，其特征在于：所述方法包括以下步驟：

實(shí)時(shí)采集MMC換流器相單元j整個(gè)橋臂的差模電壓波動(dòng)分量

將所述差模電壓波動(dòng)分量進(jìn)行dq變換，分別獲得d軸和q軸MMC換流器相單元j的差模電壓波動(dòng)分量和

將所述MMC換流器相單元j的差模電壓波動(dòng)分量和分別輸入到觀測(cè)方程中，得到集成電流的觀測(cè)量和

將所述集成電流的觀測(cè)量和分別經(jīng)過(guò)擾動(dòng)補(bǔ)充模塊G_fd(s)和G_fq(s)后送入到MMC常規(guī)控制信號(hào)中，增強(qiáng)所述MMC-HVDC系統(tǒng)的抗外界干擾能力。

2.根據(jù)權(quán)利要求1所述的MMC-HVDC系統(tǒng)擾動(dòng)抑制方法，其特征在于：所述觀測(cè)方程包括：

其中，為d軸集成電流i_0d的觀測(cè)量，μ_d為觀測(cè)中間變量，l_d為觀測(cè)增益，i_d為d軸MMC換流器電流，為d軸差模電壓波動(dòng)分量，ω為基波頻率，C_ac為集成電容，為q軸集成電流i_0q的觀測(cè)量，μ_q為觀測(cè)中間變量，l_q為觀測(cè)增益，i_q為q軸MMC換流器電流，為q軸差模電壓波動(dòng)分量。

3.根據(jù)權(quán)利要求1所述的MMC-HVDC系統(tǒng)擾動(dòng)抑制方法，其特征在于：

所述補(bǔ)充模塊G_fd(s)和G_fq(s)分別為：

其中，T_0d和T_0q為觀測(cè)模塊的時(shí)間常數(shù)，s為微分算子，G_id(s)和G_iq(s)分別是電流內(nèi)環(huán)的傳遞函數(shù)。

4.根據(jù)權(quán)利要求1所述的MMC-HVDC系統(tǒng)擾動(dòng)抑制方法，其特征在于：所述MMC換流器的相單元j上、下橋臂子模塊平均電容電壓的周期波動(dòng)分量為

式中，C₀是子模塊電容值，和分別為上、下橋臂子模塊平均電容電壓的周期波動(dòng)分量，λ_p1，λ_n1以及λ_p2和λ_n2分別代表基頻分量和二倍頻分量。

5.所述方法還包括：對(duì)MMC-HVDC系統(tǒng)并進(jìn)行動(dòng)態(tài)仿真測(cè)試，驗(yàn)證擾動(dòng)抑制的效果。

6.一種MMC-HVDC系統(tǒng)擾動(dòng)抑制裝置，其特征在于：所述裝置包括：

波動(dòng)分量采集模塊：實(shí)時(shí)采集MMC換流器相單元j整個(gè)橋臂的差模電壓波動(dòng)分量

DP變換模塊：將所述差模電壓波動(dòng)分量進(jìn)行dq變換，分別獲得d軸和q軸MMC換流器相單元j的差模電壓波動(dòng)分量和

觀測(cè)量模塊：將所述MMC換流器相單元j的差模電壓波動(dòng)分量和分別輸入到觀測(cè)方程中，得到集成電流的觀測(cè)量和

信號(hào)輸入模塊：將所述集成電流的觀測(cè)量和分別經(jīng)過(guò)擾動(dòng)補(bǔ)充模塊G_fd(s)和G_fq(s)后送入到MMC常規(guī)控制信號(hào)中，增強(qiáng)所述MMC-HVDC系統(tǒng)的抗外界干擾能力。

7.一種MMC-HVDC系統(tǒng)擾動(dòng)抑制裝置，其特征在于，包括處理器及存儲(chǔ)介質(zhì)；

所述存儲(chǔ)介質(zhì)用于存儲(chǔ)指令；

所述處理器用于根據(jù)所述指令進(jìn)行操作以執(zhí)行根據(jù)權(quán)利要求1～5任一項(xiàng)所述方法的步驟。

8.計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其上存儲(chǔ)有計(jì)算機(jī)程序，其特征在于，該程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求1～5任一項(xiàng)所述方法的步驟。