[發明專利]半導體裝置

在審

• 申請號: 202110115501.4
• 申請日: 2021-01-28
• 公開（公告）號: CN114300433A
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 北澤秀明
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H01L23/492
• 分類號: H01L23/492;H01L23/24;H01L25/07;H01L25/18
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉英華

實施方式的半導體裝置具備：第1電極，具有第1板部，該第1板部具有第1面及與第1面對置的第2面；多個半導體芯片，設置于第2面之上；以及第2電極，具有：第2板部，設置于多個半導體芯片之上，具有與第2面對置的第3面及與第3面對置的第4面，所述第2板部具有多個凸部，該多個凸部設置于多個半導體芯片各自與第3面之間、與第3面連接、且在與第2面平行的面內分別具有與半導體芯片相同形狀的頂面，第2板部具有比第1直徑大的第2外徑，該第1直徑是在與第3面平行的面內與多個凸部中的設置于最外側的多個凸部外接的最小的圓的直徑；以及第3板部，具有與第4面連接的第5面及與第5面對置的第6面，且具有第1直徑以下的第3外徑。

相關申請

本申請享受以日本專利申請2020-158215號(申請日：2020年9月23日)為基礎申請的優先權。本申請通過參考該基礎申請而包括基礎申請的全部內容。

技術領域

實施方式涉及半導體裝置。

背景技術

壓接型半導體裝置實現了基于兩面散熱的功率密度提高和在高電壓·大電流下的高可靠性。壓接型半導體裝置具備多個半導體元件被上下的電極塊夾著的構造。通過從外部對上下的電極塊施加按壓力，來保持內部的電接觸。

在壓接型半導體裝置的使用中伴隨著熱的產生。因此，要求降低壓接型半導體裝置內的熱阻。

發明內容

本發明的實施方式提供可靠性高的半導體裝置。

一個實施方式的半導體裝置具備：第1電極，具有第1板部，該第1板部具有第1面及與第1面對置的第2面；多個半導體芯片，設置于第2面之上；第2電極，具有第2板部和第3板部，該第2板部，設置于多個半導體芯片之上，具有與第2面對置的第3面及與第3面對置的第4面，所述第2板部具有多個凸部，該多個凸部設置于多個半導體芯片各自與第3面之間、與第3面連接、且在與第2面平行的面內分別具有與半導體芯片相同形狀的頂面，第2板部具有比第1直徑大的第2外徑，該第1直徑是在與第3面平行的面內與多個凸部中的設置于最外側的多個凸部外接的最小的圓的直徑；該第3板部具有與第4面連接的第5面及與第5面對置的第6面，且具有第1直徑以下的第3外徑。

附圖說明

圖1A-圖1C是第1實施方式的半導體裝置的示意圖。

圖2A-圖2B是第1實施方式的半導體芯片的示意剖視圖。

圖3是第1實施方式的半導體裝置的示意剖視圖的一例。

圖4是第1實施方式的半導體裝置的示意剖視圖的一例。

圖5是第1實施方式的半導體裝置的示意剖視圖的一例。

圖6是第1實施方式的半導體裝置的示意剖視圖的一例。

圖7A-圖7C是作為第1實施方式的比較方式的半導體裝置的示意圖。

圖8A-圖8B是用于說明第1實施方式的半導體裝置的作用效果的示意圖。

圖9A-圖9B是第2實施方式的半導體裝置的示意剖視圖。

圖10A-圖10C是第3實施方式的半導體裝置的示意剖視圖。

具體實施方式

以下，參照附圖對本發明的實施方式進行說明。另外，在以下的說明中，對相同的部件等標注相同的附圖標記，對已說明過一次的部件等適當地省略其說明。

在本說明書中，為了表示部件等的位置關系，將附圖的上方向記述為“上”，將附圖的下方向記述為“下”。在本說明書中，“上”、“下”的概念未必是表示與重力的方向的關系的用語。

(第1實施方式)