[發明專利]形成半導體元件的方法

在審

• 申請號: 202110087887.2
• 申請日: 2021-01-22
• 公開（公告）號: CN113851425A
• 公開（公告）日: 2021-12-28
• 發明（設計）人: 張家敖;余德偉;李啟弘;楊育佳;宋學昌;鄭培仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

1.一種形成半導體元件的方法，其特征在于，該方法包括：

在一介電層上沉積一膜，該介電層位于一第一鰭片及一第二鰭片上，并且在該第一鰭片與該第二鰭片之間的一溝槽內；

蝕刻該膜的多個頂部；

在蝕刻該膜的所述多個頂部之后，在該介電層上執行一處理以去除多個雜質，該處理包括用多個自由基轟擊該介電層；以及

在該膜的保留部分上填充該溝槽。

2.根據權利要求1所述的方法，其特征在于，所述多個自由基包括OH*或O*。

3.根據權利要求1所述的方法，其特征在于，該處理在300℃至900℃的溫度范圍內進行。

4.根據權利要求1所述的方法，其特征在于，該處理在0.01托至760托的壓力范圍下進行。

5.一種形成半導體元件的方法，其特征在于，該方法包括：

在一第一鰭片及一第二鰭片上沉積一介電層，該介電層覆蓋該第一鰭片與該第二鰭片之間的一溝槽的多個側壁及一底表面；

在該介電層上形成一第一膜；

蝕刻該第一膜的多個頂部；

通過多個自由基的一轟擊，自該介電層的一表面去除多個第一雜質，該轟擊在該第一膜的保留部分上形成一第一氧化層；

進行一化學氧化物去除制程以去除該第一氧化層；以及

在進行該化學氧化物去除制程之后，填充該溝槽。

6.根據權利要求5所述的方法，其特征在于，該填充該溝槽包括一或多個附加循環，所述一或多個附加循環中的每一者包括：

在該介電層上形成一附加膜；

蝕刻該附加膜的多個頂部；以及

通過自由基的一轟擊，自該介電層的該表面去除多個附加雜質。

7.一種形成半導體元件的方法，其特征在于，該方法包括：

形成一第一鰭片及一第二鰭片，該第一鰭片及該第二鰭片自一基材延伸；

在該第一鰭片、該第二鰭片及該基材的多個暴露表面上形成一虛設介電層；

在該第一鰭片及該第二鰭片上形成一虛設柵極，該形成該虛設柵極包括一第一循環，包括：

在該虛設介電層上沉積一第一膜；

蝕刻該第一膜的多個頂部；以及

通過羥基自由基或氧自由基的一轟擊，自該虛設介電層的一表面去除多個第一雜質；

在該第一鰭片及該第二鰭片上形成一層間介電質；及

去除該虛設柵極。

8.根據權利要求7所述的方法，其特征在于，該形成該虛設柵極包括多個附加循環，每一循環包括：

在該虛設介電層上沉積一附加膜；

蝕刻該附加膜的多個頂部；及

通過羥基自由基或氧自由基的另一轟擊，自該虛設介電層的該表面去除多個第二雜質。

9.根據權利要求7所述的方法，其特征在于，在形成該第一膜之前去除所述多個第一雜質。

10.根據權利要求7所述的方法，其特征在于，進一步包括：在去除所述多個第一雜質之后進行一化學氧化物去除制程，以去除一氧化層。