[發明專利]同步整流驅動模塊、同步整流驅動電路和BUCK型降壓電路

有效

• 申請號: 202110084877.3
• 申請日: 2021-01-22
• 公開（公告）號: CN112421937B
• 公開（公告）日: 2021-04-06
• 發明（設計）人: 李瑞平;王建虎;劉彬
• 申請（專利權）人: 上海芯龍半導體技術股份有限公司南京分公司
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M3/155
• 代理公司: 杭州五洲普華專利代理事務所(特殊普通合伙) 33260
• 代理人: 徐晶晶

1.一種同步整流驅動模塊，其特征在于，外部包括電源電壓端VCC、PMOS功率管柵極驅動端GATEDRIVE_P、控制信號端PWM、偏置電流信號輸入端IBIAS和功率輸出端SW，其中所述電源電壓端VCC用于與電源電壓輸入端、PMOS功率管的源極相連，PMOS功率管柵極驅動端GATEDRIVE_P用于與PMOS功率管柵極相連，所述偏置電流信號輸入端IBIAS用于給內部其他功能電路提供偏置電流，控制信號端PWM用于輸入PWM信號，當PWM信號為高電平時，PMOS功率管延時一段時間開啟，NMOS功率管關斷；當PWM信號由高變低時，PMOS功率管關斷，NMOS功率管延時一段時間開啟，功率輸出端SW用于與外部電感形成續流回路；

內部由上電延時電路、死區時間控制電路、電平轉換電路、PMOS驅動電路、偏置電路、NMOS驅動電路組成，所述上電延時電路的一端與所述電平轉換電路的第一端相連，所述死區時間控制電路的第一端與所述電平轉換電路的第二端相連，所述死區時間控制電路的第二端與所述NMOS驅動電路的第一端相連，所述電平轉換電路的第三端與所述PMOS驅動電路的第一端相連，所述PMOS驅動電路的第二端與所述偏置電路第一端相連，所述偏置電路的第二端與所述NMOS驅動電路的第二端相連；

所述上電延時電路被配置為在同步整流驅動模塊上電時產生一個延時信號DELAY，保證在內部工作電壓VDD建立前鎖住功率管；

所述死區時間控制電路被配置為將PWM信號轉化為PMOS前置驅動信號和NMOS驅動信號，并且控制PMOS前置驅動信號和NMOS驅動信號存在相位差，實現在PMOS功率管關斷后延時一段時間開啟NMOS功率管，在NMOS功率管關斷后延時一段時間開啟PMOS功率管，確保PMOS功率管和NMOS功率管不會同時開啟；

所述電平轉換電路，被配置為當輸入信號為低電平時，輸出信號被下拉至地；當輸入信號為內部工作電壓VDD時將輸出信號上拉到電源電壓VCC；

所述PMOS驅動電路，包括依次連接的第一信號輸入單元、第一緩沖驅動單元、PMOS功率管柵極控制單元；其中所述第一信號輸入單元檢測第一延時信號和PMOS驅動信號，只有當第一延時信號和PMOS驅動信號同時為低電平時，所述第一信號輸入單元輸出高電平，對于第一延時信號和PMOS驅動信號為其他電平組合時，所述第一信號輸入單元輸出低電平；所述第一緩沖驅動單元被配置為增大所述第一信號輸入單元輸出信號的驅動能力并起到緩沖器的功能，所述第一緩沖驅動單元輸出的信號電平與所述第一信號輸入單元輸出的信號電平一致；

所述PMOS功率管柵極控制單元被配置為當所述第一信號輸入單元輸出低電平時，使PMOS功率管關斷；當所述第一信號輸入單元輸出高電平時，使PMOS功率管開啟；

所述偏置電路，被配置為由外部基準電流源提供整個模塊所需的基準電流；

所述NMOS驅動電路，包括依次連接的第二信號輸入單元、第二緩沖驅動單元、NMOS功率管柵極控制單元；其中所述第二信號輸入單元檢測第二延時信號和NMOS驅動信號，只有當第二延時信號和NMOS驅動信號同時為低電平時，所述第二信號輸入單元輸出高電平，對于第二延時信號和NMOS驅動信號為其他電平組合時，所述第二信號輸入單元輸出低電平；所述第二緩沖驅動單元被配置為增大所述第二信號輸入單元輸出信號的驅動能力并起到緩沖器的功能，所述第二緩沖驅動單元輸出的信號電平與所述第二信號輸入單元輸出的信號電平相反；所述NMOS功率管柵極控制單元被配置為當所述第二信號輸入單元輸出低電平時，使內置NMOS功率管關斷；當所述第二信號輸入單元輸出高電平時，使內置NMOS功率管開啟。

2.如權利要求1所述的同步整流驅動模塊，其特征在于，所述上電延時電路包括PMOS管M1、電阻R1、電容C0、第一反相器INV1；其中M1源極與內部工作電壓端VDD相連，M1柵極與INV1輸出端相連，M1漏極與INV1輸入端相連；電阻R1第一端與內部工作電壓端VDD相連，R1第二端與電容C0第一端、INV1輸入端相連；C0第二端與GND端相連；INV1供電端與內部工作電壓端VDD相連，INV1輸出端分別與所述電平轉換電路的M4柵極、INV2輸入端相連用于輸出延時信號。