[發明專利]一種三電平降壓DC-DC轉換器的飛行電容電壓平衡電路

在審

• 申請號: 202110075974.6
• 申請日: 2021-01-20
• 公開（公告）號: CN112865533A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 馬彥昭;陳智通;孫宇飛;樊曉椏
• 申請（專利權）人: 西北工業大學
• 主分類號: H02M3/158
• 分類號: H02M3/158;H02M1/32
• 代理公司: 西北工業大學專利中心 61204
• 代理人: 劉新瓊

本發明涉及一種三電平降壓DC?DC轉換器的飛行電容電壓平衡電路，屬于電子電路技術領域。包括采樣保持電路、比較選擇電路、邏輯控制電路和VCF調節電路；采樣保持電路的輸入端接三電平DC?DC主電路的VA端，其輸出信號V_HOLD與比較選擇電路的輸入端相連；邏輯控制信號的輸入端接比較選擇電路的輸出信號V_CMP2、V_CMP3以及相位φ2和φ4階段的檢測信號Vφ2和Vφ4；V_CF調節電路的輸入信號接邏輯控制電路的輸出信號V_CH，其輸出信號與三電平DC?DC主電路的V_A端相連接，從而構成一個閉合環路。該電路在進行飛行電容平衡的時候不需要用占空比信號來進行補償，故而減小了電感電流紋波和輸出電壓紋波，提高了系統的能量轉換效率。

技術領域

本發明屬于電子電路技術領域，尤其涉及三電平降壓DC-DC轉換器的飛行電容電壓平衡電路。

背景技術

電壓轉換器作為電源傳輸電路的關鍵元件，直接影響著電子產品的尺寸大小、功率效率等。隨著計算機和通信產品對電壓轉換器小型化需求的不斷增加，高功率密度負載點(POL)轉換器拓撲結構成為現代電子設備領域的迫切需要。相對于傳統二電平的降壓轉換器，三電平降壓轉換器在減小器件電壓應力和電感電流紋波、降低開關損耗和傳導損耗、提高轉換效率和功率密度方面具有獨特的優勢。然而由于開關頻率變化、飛行電容和功率開關寄生電容存在以及控制信號之間的時間不匹配等因素，會導致飛行電容電壓無法平衡到輸入電壓V_IN的一半，從而對系統的能量轉換效率產生較為顯著的影響。

目前針對三電平轉換器飛行電容平衡問題的研究主要如文獻【X.Liu，C.Huang，and P.K.T.Mok，“A high-frequency three-level Buck converter with real-timecalibration and wide output range for fast-DVS，”IEEE J.Solid-State Circuits，vol.53，no.2，pp.582–595，Feb.2018.】所示，其中涉及的飛行電容校準電路可以將飛行電容電壓穩定在V_IN/2。該電路提出了帶有共模反饋(CMFB)的差分放大器(DDA)的實時校準方案，通過調節占空比實時調節飛行電容電壓達到輸入電壓一半的平衡狀態，可以將轉換器的帶寬擴展到更高的頻率。然而實時校準電路中一部分占空比信號會用來補償飛行電容的不平衡，導致占空比會高于理想情況下的三電平降壓轉換器的占空比信號，從而產生較大的電感電流紋波和輸出電壓紋波，降低了整個系統能量轉換效率。

發明內容

要解決的技術問題

為了解決傳統三電平轉化器中利用占空比信號補償飛行電容不平衡從而產生較大電流、電壓紋波的問題，本發明提出一種三電平降壓轉換器的飛行電容電壓平衡電路，且由飛行電容電壓平衡電路和三電平DC-DC主電路、環路邏輯控制電路、電平移位與驅動電路組成的三電平降壓轉換器電路。在不影響占空比的條件下解決了飛行電容的不平衡問題，提高了三電平降壓轉換器的工作效率。

技術方案

一種三電平降壓DC-DC轉換器的飛行電容電壓平衡電路，其特征在于包括采樣保持電路、比較選擇電路、邏輯控制電路和V_CF調節電路；所述的采樣保持電路的輸入端接三電平DC-DC主電路的V_A端，其輸出信號V_HOLD與比較選擇電路的輸入端相連；邏輯控制信號的輸入端接比較選擇電路的輸出信號V_CMP2、V_CMP3以及相位φ2和φ4階段的檢測信號V_φ2和V_φ4；V_CF調節電路的輸入信號接邏輯控制電路的輸出信號V_CH，其輸出信號與三電平DC-DC主電路的V_A端相連接，從而構成一個閉合環路。