[發明專利]共享緩沖存儲器路由在審

申請號：	202110075063.3	申請日：	2016-02-26
公開（公告）號：	CN112699068A	公開（公告）日：	2021-04-23
發明（設計）人：	D.達斯沙爾馬;M.C.彥;B.S.莫里斯	申請（專利權）人：	英特爾公司
主分類號：	G06F13/16	分類號：	G06F13/16;G06F13/42;G06F12/0806;G06F12/0808;G06F12/084;G06F3/06
代理公司：	中國專利代理(香港)有限公司 72001	代理人：	付曼;劉春元
地址：	美國加利***	國省代碼：	暫無信息
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	共享緩沖存儲器路由
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

共享存儲器控制器通過共享存儲器鏈路從另一第一共享存儲器控制器接收微片，其中該微片包括節點標識符（ID）字段和共享存儲器的特定行的地址。節點ID字段標識第一共享存儲器控制器對應于該微片的源。此外，至少根據該微片的地址字段確定第二共享存儲器控制器，其中第二共享存儲器控制器連接到與所述特定行對應的存儲器元件。根據路由路徑使用共享存儲器鏈路將該微片轉發至第二共享存儲器控制器。

相關申請的交叉引用

本申請要求對2015年3月27日提交的題為“SHARE BUFFERED MEMORY ROUTING（共享緩沖存儲器路由）”的美國非臨時專利申請號14/670,578的權益和優先權，其全部內容通過引用并入本文。

技術領域

本公開涉及計算系統，并具體（但非排它地）涉及計算系統中的組件之間的存儲器訪問。

背景技術

半導體處理和邏輯設計的進步已允許可存在于集成電路設備上的邏輯的數量上的增加。作為必然結果，計算機系統配置已從系統中的單個或多個集成電路演進為存在于各個集成電路上的多個核、多個硬件線程和多個邏輯處理器以及集成在此類處理器內的其它接口。處理器或集成電路通常包括單個物理處理器管芯，其中處理器管芯可包括任何數量的核、硬件線程、邏輯處理器、接口、存儲器、控制器中樞等。

由于具有更強的能力以在更小的封裝中裝配更多的處理功率，更小的計算設備的普及度增加。智能電話、平板、超薄筆記本以及其它用戶設備已經呈指數級增長。然而，這些更小的設備依賴于用于超出形狀因子的復雜處理和數據存儲二者的服務器。因此，高性能計算市場（即，服務器空間）方面的需求也已經增加。例如，在現代服務器中，通常不僅存在具有多個核的單個處理器，還存在多個物理處理器（也稱為多個插槽）以增加計算能力。但隨著處理能力與計算系統中的設備數量一同增長，插槽和其它設備之間的通信變得更加關鍵。

實際上，互連已從原來處理電通信的更傳統的多點分支總線成長為促進快速通信的充分發展的互連架構。不幸的是，隨著未來處理器以甚至更高速率消耗的需求，對于現存互連架構的能力寄托了對應的需求。

附圖說明

圖1圖示出包括互連架構的計算系統的實施例。

圖2圖示出包括分層棧的互連架構的實施例。

圖3圖示出要在互連架構內生成或接收的請求或分組的實施例。

圖4圖示出用于互連架構的發射器和接收器對的實施例。

圖5圖示出與高性能通用輸入/輸出（GPIO）互連相關聯的分層協議棧的實施例。

圖6圖示出示例多槽微片的表示。

圖7圖示出利用緩沖存儲器訪問的示例系統。

圖8A圖示出示例節點的實施例的簡化框圖。

圖8B圖示出包括多個節點的示例系統的實施例的簡化框圖。

圖8C圖示出包括多個節點的示例系統的實施例的另一簡化框圖。