[發(fā)明專利]傳感器封裝結(jié)構(gòu)及其制作方法和電子設(shè)備

在審

• 申請?zhí)枺?/td>: 202110073187.8
• 申請日: 2021-01-19
• 公開（公告）號: CN112897451A
• 公開（公告）日: 2021-06-04
• 發(fā)明（設(shè)計）人: 衛(wèi)海峰;孟凡亮;鹿煥偉
• 申請（專利權(quán)）人: 濰坊歌爾微電子有限公司
• 主分類號: B81B7/00
• 分類號: B81B7/00;B81B7/02;B81C1/00;H01L23/552;H01L23/31;H01L21/56;H04R19/04
• 代理公司: 深圳市世紀(jì)恒程知識產(chǎn)權(quán)代理事務(wù)所 44287
• 代理人: 梁馨怡

1.一種傳感器封裝結(jié)構(gòu)，其特征在于，包括：

罩蓋；

基板，所述基板與所述罩蓋圍合形成容置腔；

傳感器芯片，所述傳感器芯片設(shè)于所述容置腔內(nèi)；

ASIC芯片，所述ASIC芯片設(shè)于所述容置腔內(nèi)，并與所述基板和傳感器芯片均電連接；及

塑封層，所述塑封層覆蓋所述ASIC芯片的部分背離所述基板的表面。

2.如權(quán)利要求1所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述塑封層包覆所述ASIC芯片的部分背離所述基板的表面和所述ASIC芯片的部分周側(cè)面，且所述塑封層位于所述ASIC芯片遠(yuǎn)離所述傳感器芯片的一側(cè)。

3.如權(quán)利要求2所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述基板朝向所述罩蓋的表面開設(shè)有安裝槽，所述ASIC芯片設(shè)于所述安裝槽內(nèi)，所述塑封層覆蓋所述ASIC芯片的部分背離所述基板的表面，并充滿所述ASIC芯片的部分周側(cè)面和與之對應(yīng)的所述安裝槽的側(cè)壁之間的空隙。

4.如權(quán)利要求3所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述塑封層還包覆所述安裝槽的部分開口外邊沿。

5.如權(quán)利要求3所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述塑封層在所述ASIC芯片背離所述基板的表面的投影面積為S1，所述ASIC芯片背離所述基板的表面面積為S2，其中，S1/S2的比值范圍為大于等于2/3小于等于3/4；和/或，

所述塑封層在所述ASIC芯片背離所述基板的表面的厚度范圍為75μm～100μm。

6.如權(quán)利要求1至5中任一項(xiàng)所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述傳感器芯片為MEMS芯片，所述基板開設(shè)有連通所述容置腔的聲孔，所述傳感器芯片覆蓋所述聲孔設(shè)置，所述ASIC芯片未被所述塑封層遮蓋的位置設(shè)有第一引腳，所述MEMS芯片通過第一金屬線與所述第一引腳電連接。

7.如權(quán)利要求6所述的傳感器封裝結(jié)構(gòu)，其特征在于，所述基板的表面設(shè)置有焊盤，所述ASIC芯片通過第二金屬線與所述焊盤電連接，所述塑封層包覆所述第二金屬線。

8.一種傳感器封裝結(jié)構(gòu)的制作方法，其特征在于，所述傳感器封裝結(jié)構(gòu)的制作方法包括以下步驟：

提供基板、罩蓋、傳感器芯片及ASIC芯片；

將所述傳感器芯片和所述ASIC芯片間隔貼裝在所述基板的表面；

將所述ASIC芯片與所述基板電連接，并使用擋板遮蓋所述ASIC芯片靠近所述傳感器芯片的一側(cè)；

使用塑封工藝對所述ASIC芯片進(jìn)行塑封，形成部分遮蓋所述ASIC芯片背離所述基板的表面的塑封層；

將所述擋板撤去，并將所述傳感器芯片電連接于所述ASIC芯片未被遮蓋的部分；

將罩蓋封裝在所述基板的表面，以圍合形成容置腔，所述傳感器芯片、所述ASIC芯片以及所述塑封層均位于所述容置腔內(nèi)。

9.如權(quán)利要求8所述的傳感器封裝結(jié)構(gòu)的制作方法，其特征在于，所述基板的表面設(shè)置有焊盤，所述傳感器芯片的表面設(shè)置有焊接點(diǎn)，所述ASIC芯片的表面設(shè)置有第一引腳和第二引腳；

所述將所述傳感器芯片和所述ASIC芯片間隔貼裝在所述基板的表面的步驟包括：

將所述傳感器芯片未設(shè)置焊接點(diǎn)的表面貼裝在所述基板設(shè)有所述焊盤的表面；

將所述ASIC芯片未設(shè)置所述第一引腳和第二引腳的表面貼裝在所述基板設(shè)有所述焊盤的表面；

所述將所述ASIC芯片與所述基板電連接，并使用擋板遮蓋所述ASIC芯片靠近所述傳感器芯片的一側(cè)的步驟中，包括：

將所述ASIC芯片的第二引腳通過第二金屬線與所述焊盤連接；

使用擋板遮蓋所述ASIC芯片的第二引腳及其周緣位置；

所述將所述擋板撤去，并將所述傳感器芯片電連接于所述ASIC芯片未被遮蓋的部分的步驟包括：

將所述ASIC芯片的第一引腳通過第一金屬線與所述焊接點(diǎn)連接。

10.一種電子設(shè)備，其特征在于，包括殼體和設(shè)于所述殼體內(nèi)的傳感器封裝結(jié)構(gòu)，所述傳感器封裝結(jié)構(gòu)為如權(quán)利要求1至7中任一項(xiàng)所述的傳感器封裝結(jié)構(gòu)。