[發明專利]VLSI和SOC的電壓降管理

在審

• 申請號: 202110071390.1
• 申請日: 2021-01-19
• 公開（公告）號: CN112787305A
• 公開（公告）日: 2021-05-11
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 英韌科技（上海）有限公司
• 主分類號: H02H3/24
• 分類號: H02H3/24;G01R19/25
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 吳珊;成春榮

1.一種用于管理半導體芯片中的電壓降的方法，其特征在于，包括：

通過電壓降檢測電路監視半導體芯片中不同電壓域的電源電壓；

基于從所述電壓降檢測電路報告的與電壓降事件相關聯的電壓信息和持續時間信息確定已經發生電壓降事件；

生成診斷信息，所述診斷信息包括基于從所述電壓降檢測電路報告的所述電壓信息和時間信息確定所述電壓降事件是外部事件還是內部事件；和

根據所述診斷信息采取措施。

2.根據權利要求1所述的方法，其特征在于，從所述電壓降檢測電路報告的所述電壓信息和所述時間信息指示在任何次電源電壓報告電壓降之前，主電源電壓報告電壓降，所述電壓降事件被確定為外部事件。

3.根據權利要求2所述的方法，其特征在于，所述措施是斷電保護過程，以將關鍵數據從內存保存到非易失性存儲器。

4.根據權利要求1所述的方法，其特征在于，從所述電壓降檢測電路報告的所述電壓信息和所述時間信息指示在主電源電壓報告電壓降之前，次電源電壓報告電壓降，所述電壓降事件被確定為內部事件。

5.根據權利要求1所述的方法，其特征在于，從所述電壓降檢測電路報告的所述電壓信息和所述時間信息指示僅一個次電源電壓報告電壓降，所述電壓降事件被確定為內部事件。

6.根據權利要求5所述的方法，其特征在于，所述次電源電壓為核心密集型應用提供電源，并且所述措施是降低所述半導體芯片的主時鐘的工作頻率。

7.根據權利要求5所述的方法，其特征在于，所述次電源電壓為輸入/輸出(I/O)密集型應用提供電源，并且所述措施是通過限制最大內存信道或存儲器信道的數目，或通過降低工作頻率來節制I/O應用。

8.根據權利要求1所述的方法，其特征在于，在判決矩陣中實現確定已經發生電壓降事件并確定所述電壓降事件是外部事件還是內部事件，并且所述判決矩陣被配置為生成判決中斷以使得處理器根據所述診斷信息采取所述措施。

9.根據權利要求1所述的方法，其特征在于，確定已經發生電壓降事件并且確定所述電壓降事件是外部事件還是內部事件在由處理器執行的固件中實現。

10.一種半導體芯片，其特征在于，包括：

多個電壓比較器，每個所述電壓比較器被配置為將電源電壓與各自的參考電壓進行比較；

采樣器和計數器電路，被配置為從所述多個電壓比較器收集電壓信息和時間信息；

判決矩陣，被配置為基于從所述電壓降檢測電路報告的與電壓降事件相關聯的電壓信息和持續時間信息確定已經發生電壓降事件，并且生成診斷信息，所述診斷信息包括基于從所述電壓降檢測電路報告的所述電壓信息和時間信息確定所述電壓降事件是外部事件還是內部事件；和

處理器，被配置為基于來自所述判決矩陣的診斷信息采取措施。

11.根據權利要求10所述的半導體芯片，其特征在于，所述電壓信息和所述時間信息指示在任何次電源電壓報告電壓降之前，主電源電壓報告電壓降，所述電壓降事件被確定為外部事件，并且，所述措施是斷電保護過程，以將關鍵數據從內存保存到非易失性存儲器。

12.根據權利要求10所述的半導體芯片，其特征在于，所述電壓信息和所述時間信息指示在主電源電壓報告電壓降之前，次電源電壓報告電壓降，所述電壓降事件被確定為內部事件。

13.根據權利要求10所述的半導體芯片，其特征在于，所述電壓信息和所述時間信息指示僅一個次電源電壓報告電壓降，所述電壓降事件被確定為內部事件。

14.根據權利要求13所述的半導體芯片，其特征在于，所述次電源電壓為核心密集型應用提供電源，并且所述措施是降低所述半導體芯片的主時鐘的工作頻率。