[發明專利]一種快速電流鏡電路

有效

• 申請號: 202110069683.6
• 申請日: 2021-01-19
• 公開（公告）號: CN112860001B
• 公開（公告）日: 2022-04-29
• 發明（設計）人: 許勝國
• 申請（專利權）人: 烽火通信科技股份有限公司;武漢飛思靈微電子技術有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 武漢智權專利代理事務所(特殊普通合伙) 42225
• 代理人: 張凱

1.一種快速電流鏡電路，其特征在于，其包括：

電流鏡單元，其包括兩個共源共柵的電流鏡，兩個電流鏡串聯后一端連接電源VCC，另一端接地，且兩個電流鏡的兩個連接點分別連接輸入電流I_IN、輸出電流I_OUT；

源跟隨器，其與兩個電流鏡的柵極連接點均相連，且與兩個電流鏡連接輸入電流I_IN的連接點相連，其用于根據輸入電流I_IN的變化動態調整兩個電流鏡的柵極連接點的電壓，以縮短柵極寄生電容的充放電時間，減小鏡像輸出的延遲。

2.如權利要求1所述的快速電流鏡電路，其特征在于：

所述源跟隨器包括第五晶體管Q5和恒流源I_SS，所述第五晶體管Q5和恒流源I_SS串聯后一端連接電源VCC，另一端接地，所述第五晶體管Q5和恒流源ISS的連接點與一個電流鏡的柵極連接點相連，所述第五晶體管Q5的柵極與另一個電流鏡的柵極連接點相連，且所述第五晶體管Q5的柵極與兩個電流鏡連接輸入電流I_IN的連接點相連。

3.如權利要求1所述的快速電流鏡電路，其特征在于：

兩個電流鏡分別包括互為鏡像的第一晶體管Q1和第二晶體管Q2、互為鏡像的第三晶體管Q3和第四晶體管Q4，所述第一晶體管Q1和第三晶體管Q3串聯后一端連接電源VCC，另一端接地，所述第二晶體管Q2和第四晶體管Q4串聯后一端連接電源VCC，另一端接地，且所述第一晶體管Q1和第三晶體管Q3的連接點與輸入電流I_IN相連，所述第二晶體管Q2和第四晶體管Q4的連接點與輸出電流I_OUT相連。

4.如權利要求3所述的快速電流鏡電路，其特征在于：

所述源跟隨器包括第五晶體管Q5和恒流源I_SS，所述第五晶體管Q5和恒流源I_SS串聯后一端連接電源VCC，另一端接地，所述第五晶體管Q5和恒流源ISS的連接點與一個電流鏡的柵極連接點相連，所述第五晶體管Q5的柵極與另一個電流鏡的柵極連接點相連，且所述第一晶體管Q1和第三晶體管Q3的連接點與所述第五晶體管Q5的柵極相連。

5.如權利要求4所述的快速電流鏡電路，其特征在于：

所述第五晶體管Q5為PMOS管，所述第一晶體管Q1和第二晶體管Q2的柵極連接點NG與所述第五晶體管Q5的柵極相連，所述第三晶體管Q3和第四晶體管Q4的柵極連接點PG與所述第五晶體管Q5和恒流源I_SS的連接點相連。

6.如權利要求4所述的快速電流鏡電路，其特征在于：

所述第五晶體管Q5為NMOS管，所述第一晶體管Q1和第二晶體管Q2的柵極連接點NG與所述第五晶體管Q5和恒流源I_SS的連接點相連，所述第三晶體管Q3和第四晶體管Q4的柵極連接點PG與所述第五晶體管Q5的柵極相連。

7.如權利要求3所述的快速電流鏡電路，其特征在于：所述第一晶體管Q1和第二晶體管Q2均為NMOS管，所述第三晶體管Q3和第四晶體管Q4均為PMOS管。

8.如權利要求1所述的快速電流鏡電路，其特征在于：每個電流鏡均包括兩個共源共柵的晶體管，其中一個電流鏡的兩個晶體管均為PMOS管，另外一個電流鏡的兩個晶體管均為NMOS管。

9.如權利要求8所述的快速電流鏡電路，其特征在于：每個電流鏡的兩個晶體管的元器件參數均相同。

10.如權利要求1所述的快速電流鏡電路，其特征在于：兩個電流鏡的尺寸比例相同。