[發(fā)明專利]一種基于GaN HEMT的開關(guān)集成芯片與制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202110059356.2
• 申請(qǐng)日: 2021-01-15
• 公開（公告）號(hào): CN112786538B
• 公開（公告）日: 2023-05-19
• 發(fā)明（設(shè)計(jì)）人: 樊永輝;許明偉;樊曉兵
• 申請(qǐng)（專利權(quán)）人: 深圳市匯芯通信技術(shù)有限公司
• 主分類號(hào): H01L21/8258
• 分類號(hào): H01L21/8258;H01L27/06
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 熊永強(qiáng)

1.一種基于氮化鎵高電子遷移率晶體管GaN?HEMT的開關(guān)集成芯片的制作方法，所述開關(guān)集成芯片包括基于氮化鎵高電子遷移率晶體管GaN?HEMT工藝的GaN?HEMT開關(guān)電路和基于硅工藝的互補(bǔ)金屬氧化物半導(dǎo)體CMOS開關(guān)控制電路，其特征在于，所述方法包括：

提供硅基GaN晶圓，所述硅基GaN晶圓包括硅基襯底、設(shè)置于所述硅基襯底的上端面的GaN外延層X，所述GaN外延層X包括目標(biāo)區(qū)域GaN外延層X1和非目標(biāo)區(qū)域GaN外延層X2，所述目標(biāo)區(qū)域GaN外延層X1和所述非目標(biāo)區(qū)域GaN外延層X2為相鄰設(shè)置；

采用刻蝕工藝去除所述非目標(biāo)區(qū)域GaN外延層X2，使得所述硅基襯底的上端面形成SiCMOS器件區(qū)域，所述Si?CMOS器件區(qū)域用于制作Si?CMOS開關(guān)控制電路；

采用刻蝕工藝在所述目標(biāo)區(qū)域GaN外延層X1上形成GaN?HEMT器件區(qū)域，所述GaN?HEMT器件區(qū)域用于制作所述GaN?HEMT開關(guān)電路。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述Si?CMOS開關(guān)控制電路中包括至少一個(gè)PMOS管和至少一個(gè)NMOS管，所述Si?CMOS開關(guān)控制電路的制作步驟如下：

采用雙阱工藝，在所述硅基襯底上生成N阱和P阱，所述N阱和P阱的位置與所述至少一個(gè)PMOS管中的每個(gè)PMOS管、所述至少一個(gè)NMOS管中的每個(gè)NMOS管的位置對(duì)應(yīng)；

根據(jù)所述每個(gè)PMOS管、所述每個(gè)NMOS管的柵極位置在所述硅基襯底上制作柵極，根據(jù)所述每個(gè)PMOS管、所述每個(gè)NMOS管的源漏極位置在所述硅基襯底上形成有源區(qū)；

使用掩膜版在所述硅基襯底上形成接觸孔，所述接觸孔與所述N阱和所述P阱接觸；

進(jìn)行至少一層的金屬互連工藝，用于在所述接觸孔上形成引腳進(jìn)行電連接。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述GaN?HEMT開關(guān)電路中包括場(chǎng)效應(yīng)晶體管，在所述GaN?HEMT器件區(qū)域上實(shí)施GaN?HEMT器件工藝，制作所述GaN?HEMT開關(guān)電路的步驟如下：

在所述目標(biāo)區(qū)域GaN外延層X1上刻蝕凹槽，形成所述場(chǎng)效應(yīng)晶體管的源極和漏極；

在所述目標(biāo)區(qū)域GaN外延層X1上刻蝕柵極槽，并在所述柵極槽的上端面沉積鈍化層Z和金屬層G1，形成柵極，所述金屬層G1和所述鈍化層Z之間設(shè)置有介質(zhì)層Y，所述金屬層G1用于形成引腳進(jìn)行電連接。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述鈍化層Z是Si3N4或SiO2。

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述柵極的形狀是T形或Y形。

6.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述GaN?HEMT開關(guān)電路和所述Si?CMOS開關(guān)控制電路通過(guò)金屬互連工藝進(jìn)行導(dǎo)通。

7.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述開關(guān)集成芯片上還集成有輸入匹配電路和/或輸出匹配電路。

8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述GaN外延層X包括以下至少一項(xiàng)：

成核層，用于提供溝道層的薄膜生長(zhǎng)環(huán)境；

過(guò)渡層，用于填充過(guò)渡材料，還用于實(shí)現(xiàn)GaN外延層X與硅基襯底材料之間的晶格適配以及減小應(yīng)力；

溝道層，包括GaN晶體薄膜；

隔離層，用于限制電子的向上運(yùn)動(dòng)，提升二維電子氣的密度；

勢(shì)壘層，用于向所述溝道層提供電子；

蓋帽層，用于防止所述勢(shì)壘層的氧化。

9.根據(jù)權(quán)利要求8所述的方法，其特征在于，

所述成核層的厚度為1-10nm；

所述過(guò)渡層的厚度為0.5-4um；

所述溝道層的厚度為0.1-1um；

所述隔離層的厚度為0.2-2nm；

所述勢(shì)壘層的厚度為10-50nm；

所述蓋帽層的厚度為2-10nm。