[發明專利]噪聲整形逐次逼近模數轉換器及噪聲整形方法

在審

• 申請號: 202110059238.1
• 申請日: 2021-01-15
• 公開（公告）號: CN112865798A
• 公開（公告）日: 2021-05-28
• 發明（設計）人: 王也;劉力源;劉劍;吳南健
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 王文思

1.一種噪聲整形逐次逼近模數轉換器，其特征在于，包括：

第一柵壓自舉采樣開關(S1)、第二柵壓自舉采樣開關(S2)、VCO比較器(105)、SAR數字邏輯電路(106)、第一電荷重分配型電容陣列(101)、第二電荷重分配型電容陣列(102)、無源環路濾波器(103)及全差分動態放大器(104)；

所述第一柵壓自舉采樣開關(S1)和所述第二柵壓自舉采樣開關(S2)用于將輸入電壓信號采樣至所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)的上極板；

所述VCO比較器(105)用于將本次轉換周期的所述輸入電壓信號和所述全差分動態放大器(104)輸出的上一轉換周期經過補償的差分電壓量化成數字碼；

所述SAR數字邏輯電路(106)用于將所述VCO比較器(105)輸出的所述數字碼反饋至所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)，并控制所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)的下極板的電壓切換，直至本次轉換周期結束，以及將本次轉換周期的所有數字碼依次輸出，作為所述噪聲整形逐次逼近模數轉換器的輸出碼；

所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)用于基于所述SAR數字邏輯電路(106)輸出的所述數字碼和所述輸入電壓信號產生逐次逼近的參考電壓，并在本次轉換周期的最后產生本次轉換周期的余差電壓；

所述無源環路濾波器(103)用于對所述本次轉換周期的余差電壓進行噪聲整形，并保持本次轉換周期整形后的差分電壓，以及在下一轉換周期向所述全差分動態放大器(104)輸出所述本次轉換周期整形后的差分電壓；

所述全差分動態放大器(104)用于提供穩定的直流增益，對所述無緣環路濾波器(103)輸出的所述本次轉換周期整形后的差分電壓進行補償，并優化噪聲傳遞函數的零極點，輸出本次轉換周期經過補償的差分電壓，以用作下一轉換周期的經過補償的差分電壓。

2.根據權利要求1所述的噪聲整形逐次逼近模數轉換器，其特征在于，所述無源環路濾波器(103)的輸入端連接到所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)的上極板；所述無源環路濾波器(103)的輸出端與所述全差分動態放大器(104)的正輸入端口和負輸入端口連接；

其中，所述無源環路濾波器(103)包括六個開關和四個積分電容；

其中，第一開關(S3)的輸入端連接所述第一電荷重分配型電容陣列(101)的上極板，所述第一開關(S3)的輸出端連接第一積分電容(C_int1p)的正端；所述第一積分電容(C_int1p)的負端接地電位；第二開關(S4)的輸入端連接所述第一電荷重分配型電容陣列(101)的上極板，所述第二開關(S4)的輸出端連接第二積分電容(C_int2p)的正端和第五開關(S7)的輸入端，所述第二積分電容(C_int2p)的負端接地電位；第三開關(S5)的輸入端連接所述第二電荷重分配型電容陣列(102)的上極板，所述第三開關(S5)的輸出端連接第三積分電容(C_int1n)的正端，所述第三積分電容(C_int1n)的負端接地電位；第四開關(S6)的輸入端連接所述第二電荷重分配型電容陣列(102)的上極板，所述第四開關(S6)的輸出端連接第四積分電容(C_int2n)的正端和第六開關(S8)的輸入端，所述第四積分電容(C_int2n)的負端接地電位；所述第五開關(S7)的輸出端和所述第六開關(S8)的輸出端分別連接所述全差分動態放大器(104)的正輸入端口和負輸入端口；

所述第五開關(S7)和所述第六開關(S8)用于控制將所述第二積分電容(C_int2p)和所述第四積分電容(C_int2n)上存儲的上一轉換周期經過整形后的差分電壓輸出至所述全差分動態放大器(104)進行補償，并將上一轉換周期的經過補償的差分電壓輸出至所述VCO比較器(105)；

所述第一開關(S3)和所述第三開關(S5)用于控制將所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)上與所述本次轉換周期的余差電壓成比例的電荷與上一轉換周期中所述第一積分電容(C_int1p)和所述第三積分電容(C_int1n)上的電荷進行第一次重分配；所述第二開關(S4)和所述第四開關(S6)用于控制將經過第一次電荷重分配后所述第一電荷重分配型電容陣列(101)和所述第二電荷重分配型電容陣列(102)上的電荷與上一轉換周期中所述第二積分電容(C_int2p)和第四積分電容(C_int2n)上的電荷進行第二次重分配，所述第二積分電容(C_int2p)和所述第四積分電容(C_int2n)獲取并保持本次轉換周期整形后的差分電壓。