[發明專利]傳輸配置方法及裝置、終端

在審

• 申請號: 202110057838.4
• 申請日: 2021-01-15
• 公開（公告）號: CN114765756A
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 曾裕;劉思綦;紀子超;王歡
• 申請（專利權）人: 維沃移動通信有限公司
• 主分類號: H04W4/70
• 分類號: H04W4/70;H04W52/02;H04W76/28;H04W76/14;H04W72/02;H04W72/04
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;黃燦

本申請公開了一種傳輸配置方法及裝置、終端，屬于通信領域。該傳輸配置方法包括：第一終端執行第一操作；其中，第一操作包括以下之一：配置第一終端的第一機制的目標資源的配置參數，以使第一終端的第一機制的目標資源與第二終端的第二機制的激活時間至少部分重疊；在第一時間內選擇用于傳輸的資源；配置第一終端的第二機制的配置參數，以使第一終端的第二機制的激活時間與第三終端的第一機制的目標資源至少部分重疊。通過本申請，解決了現有技術中，由于終端間的DRX激活時間和檢測時間不對齊的情況，使得無法對位于某些特定時間的傳輸或包進行處理，導致旁鏈路業務可靠性較低以及功耗較高的問題。

技術領域

本申請屬于通信技術領域，具體涉及一種傳輸配置方法及裝置、終端。

背景技術

目前為了新空口(New Radio，NR)旁鏈路(Sidelink，SL)省電引入了旁鏈路非連續接收(Discontinuous Reception，DRX)，但是當終端間進行通信時存在以下問題：第一終端可能在第二終端的DRX非激活時間內發送初傳和/或重傳包，由于第二終端處于DRX非激活時間，即終端間的DRX激活時間和檢測時間(例如sensing窗)不對齊，則可能不能監聽/接收/解調對應的來包，導致sidelink業務可靠性較低以及功耗較高。

發明內容

本申請實施例提供一種傳輸配置方法及裝置、終端，能夠解決現有技術中由于終端間的DRX激活時間和檢測時間不對齊的情況，使得無法對位于某些特定時間的傳輸或包進行處理，導致旁鏈路業務可靠性較低以及功耗較高的問題。

第一方面，提供了一種傳輸配置方法，包括：第一終端執行第一操作；其中，所述第一操作包括以下之一：配置所述第一終端的第一機制的目標資源的配置參數，以使所述第一終端的第一機制的目標資源與第二終端的第二機制的激活時間至少部分重疊；在第一時間內選擇用于傳輸的資源；配置所述第一終端的第二機制的配置參數，以使所述第一終端的第二機制的激活時間與第三終端的第一機制的目標資源至少部分重疊；所述目標資源包括以下至少之一：資源選擇時間、所述資源選擇時間的可選范圍；所述第二機制包括所述激活時間和非激活時間。

第二方面，提供了一種傳輸配置裝置，應用于第一終端，包括：第一執行模塊，用于執行第一操作；其中，所述第一操作包括以下之一：配置所述第一終端的第一機制的目標資源的配置參數，以使所述第一終端的第一機制的目標資源與第二終端的第二機制的激活時間至少部分重疊；在第一時間內選擇用于傳輸的資源；配置所述第一終端的第二機制的配置參數，以使所述第一終端的第二機制的激活時間與第三終端的第一機制的目標資源至少部分重疊；所述目標資源包括以下至少之一：資源選擇時間、所述資源選擇時間的可選范圍；所述第二機制包括所述激活時間和非激活時間。

第二方面，提供了一種終端，該終端包括處理器、存儲器及存儲在所述存儲器上并可在所述處理器上運行的程序或指令，所述程序或指令被所述處理器執行時實現如第一方面所述的方法的步驟。

第三方面，提供了一種可讀存儲介質，所述可讀存儲介質上存儲程序或指令，所述程序或指令被處理器執行時實現如第一方面所述的方法的步驟。

第四方面，提供了一種芯片，所述芯片包括處理器和通信接口，所述通信接口和所述處理器耦合，所述處理器用于運行網絡側設備程序或指令，實現如第一方面所述的方法。