[發(fā)明專利]時鐘門控電路及其操作方法在審
| 申請?zhí)枺?/td> | 202110057326.8 | 申請日： | 2021-01-15 |
| 公開（公告）號： | CN113141177A | 公開（公告）日： | 2021-07-20 |
| 發(fā)明（設(shè)計(jì)）人： | 拉索利·哈迪;高章瑞;陳向東;林姿穎;簡永溱;莊惠中;劉祈麟 | 申請（專利權(quán)）人： | 臺灣積體電路制造股份有限公司 |
| 主分類號： | H03K19/20 | 分類號： | H03K19/20 |
| 代理公司： | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人： | 章社杲;李偉 |
| 地址： | 中國臺*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 時鐘 門控 電路 及其 操作方法 | ||
1.一種時鐘門控電路，包括：
NOR(或非)邏輯門，耦合到第一節(jié)點(diǎn)，并且被配置為接收第一使能信號和第二使能信號，并輸出第一控制信號；
傳輸門，耦合在所述第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，所述傳輸門被配置為接收所述第一控制信號、反相時鐘輸入信號和時鐘輸出信號；
交叉耦合的晶體管對，耦合在所述第二節(jié)點(diǎn)與輸出節(jié)點(diǎn)之間，并且被配置為接收至少第二控制信號；以及
第一類型的第一晶體管，所述第一晶體管包括第一柵極端子、第一漏極端子和第一源極端子，所述第一柵極端子被配置為接收所述反相時鐘輸入信號，所述第一漏極端子耦合到至少所述輸出節(jié)點(diǎn)，并且所述第一源極端子耦合到參考電源，所述第一晶體管被配置為響應(yīng)于所述反相時鐘輸入信號來調(diào)整所述時鐘輸出信號。
2.根據(jù)權(quán)利要求1所述的時鐘門控電路，還包括：
與所述第一類型不同的第二類型的第二晶體管，所述第二晶體管包括第二柵極端子、第二漏極端子和第二源極端子，所述第二柵極端子耦合到至少所述第二節(jié)點(diǎn)，并被配置為接收所述第二控制信號，所述第二漏極端子耦合到所述輸出節(jié)點(diǎn)和所述第一漏極端子，并且所述第二源極端子耦合到第三節(jié)點(diǎn)；以及
所述第二類型的第三晶體管，所述第三晶體管包括第三柵極端子、第三漏極端子和第三源極端子，所述第三柵極端子被配置為接收所述反相時鐘輸入信號，所述第三漏極端子耦合到所述第二源極端子和所述第三節(jié)點(diǎn)，并且所述第三源極端子耦合到電源，所述第三晶體管被配置為響應(yīng)于所述反相時鐘輸入信號來調(diào)整所述時鐘輸出信號。
3.根據(jù)權(quán)利要求2所述的時鐘門控電路，還包括：
所述第二類型的第四晶體管，耦合在所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)之間，所述第四晶體管包括第四柵極端子、第四漏極端子和第四源極端子，所述第四柵極端子被配置為接收反相第二控制信號，所述第四漏極端子耦合到所述第二節(jié)點(diǎn)和所述第二柵極端子，并且所述第四源極端子耦合到所述第三節(jié)點(diǎn)、所述第三漏極端子和所述第二源極端子。
4.根據(jù)權(quán)利要求3所述的時鐘門控電路，還包括：
第一反相器，耦合在所述第二節(jié)點(diǎn)與所述第四晶體管之間，并被配置為響應(yīng)于所述第二控制信號而產(chǎn)生所述反相第二控制信號。
5.根據(jù)權(quán)利要求4所述的時鐘門控電路，其中，所述第一反相器包括：
所述第二類型的第五晶體管，所述第五晶體管包括第五柵極端子、第五漏極端子和第五源極端子，所述第五柵極端子被配置為接收所述第二控制信號，所述第五漏極端子耦合到至少所述第四柵極端子，并且所述第五源極端子耦合到所述電源；以及
所述第一類型的第六晶體管，所述第六晶體管包括第六柵極端子、第六漏極端子和第六源極端子，所述第六柵極端子被配置為接收所述第二控制信號，所述第六漏極端子耦合到所述第五漏極端子和所述第四柵極端子，所述第六源極端子耦合到所述參考電源，并且所述第六柵極端子、所述第五柵極端子、所述第二節(jié)點(diǎn)和所述第二柵極端子中的每個耦合在一起。
6.根據(jù)權(quán)利要求1所述的時鐘門控電路，所述交叉耦合的晶體管對包括：
所述第一類型的第二晶體管，所述第二晶體管包括第二柵極端子、第二漏極端子和第二源極端子，所述第二柵極端子被配置為接收所述時鐘輸出信號，并且所述第二源極端子耦合到所述參考電源；以及
所述第一類型的第三晶體管，所述第三晶體管被配置為響應(yīng)于所述第二控制信號來調(diào)節(jié)所述時鐘輸出信號，所述第三晶體管包括第三柵極端子、第三漏極端子和第三源極端子，所述第三柵極端子被配置為接收所述第二控制信號，所述第三源極端子耦合到所述參考電源，
其中，所述第二柵極端子、所述第三漏極端子、所述第一漏極端子和所述輸出節(jié)點(diǎn)中的每個耦合在一起，并且
所述第三柵極端子、所述第二漏極端子、所述傳輸門和所述第二節(jié)點(diǎn)中的每個耦合在一起。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司，未經(jīng)臺灣積體電路制造股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202110057326.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
