[發明專利]三維半導體存儲器件

在審

• 申請號: 202110056980.7
• 申請日: 2021-01-15
• 公開（公告）號: CN113497185A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 金相局;姜潤昇;權五益;金娟智;全秀珍
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L45/00
• 分類號: H01L45/00
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜;趙莎

1.一種三維半導體存儲器件，包括：

第一單元堆疊，所述第一單元堆疊沿第一方向和第二方向布置，所述第一方向和所述第二方向與襯底的頂表面平行并且彼此相交；

第二單元堆疊，所述第二單元堆疊設置在所述第一單元堆疊上并且沿所述第一方向和所述第二方向布置；

第一導電線，所述第一導電線沿所述第一方向延伸并且被設置在所述襯底與所述第一單元堆疊之間；

公共導電線，所述公共導電線沿所述第二方向延伸并且被設置在所述第一單元堆疊與所述第二單元堆疊之間；

蝕刻停止圖案，所述蝕刻停止圖案沿所述第二方向延伸并且被設置在所述第一單元堆疊的頂表面與所述公共導電線之間，所述蝕刻停止圖案包括導電材料；

第二導電線，所述第二導電線沿所述第一方向延伸并且被設置在所述第二單元堆疊上；以及

覆蓋圖案，所述覆蓋圖案覆蓋所述公共導電線的側壁和所述蝕刻停止圖案的側壁，

其中，每條所述公共導電線的第二厚度大于每條所述第一導電線的第一厚度。

2.根據權利要求1所述的三維半導體存儲器件，其中，所述蝕刻停止圖案之一的底部寬度大于所述第一單元堆疊之一的頂部寬度。

3.根據權利要求1所述的三維半導體存儲器件，其中，所述公共導電線之一的頂部寬度小于所述第二單元堆疊之一的底部寬度。

4.根據權利要求1所述的三維半導體存儲器件，其中，所述第二厚度至少是所述第一厚度的兩倍。

5.根據權利要求1所述的三維半導體存儲器件，所述三維半導體存儲器件還包括：

填充絕緣圖案，所述填充絕緣圖案設置在所述公共導電線之間，

其中，所述填充絕緣圖案的底表面位于比所述蝕刻停止圖案之一的底表面低的水平高度處。

6.根據權利要求5所述的三維半導體存儲器件，所述三維半導體存儲器件還包括：

下填充絕緣圖案，所述下填充絕緣圖案設置在所述第一單元堆疊之間，

其中，所述覆蓋圖案包括設置在所述填充絕緣圖案與所述下填充絕緣圖案之間的底部。

7.根據權利要求6所述的三維半導體存儲器件，其中，所述第一單元堆疊和所述第二單元堆疊均包括：

順序堆疊的第一電極、第二電極和第三電極；

位于所述第一電極與所述第二電極之間的開關圖案；以及

位于所述第二電極與所述第三電極之間的可變電阻圖案，

其中，所述覆蓋圖案的所述底部位于每個所述第一單元堆疊的所述第三電極的頂表面與底表面之間。

8.根據權利要求5所述的三維半導體存儲器件，所述三維半導體存儲器件還包括：

上填充絕緣圖案，所述上填充絕緣圖案設置在所述第二單元堆疊之間；以及

上覆蓋圖案，所述上覆蓋圖案設置在所述第二單元堆疊的側壁與所述上填充絕緣圖案之間以及所述上填充絕緣圖案與所述填充絕緣圖案之間，

其中，所述上覆蓋圖案的底表面位于與所述公共導電線的頂表面基本相同的水平高度處。

9.根據權利要求8所述的三維半導體存儲器件，所述三維半導體存儲器件還包括：

緩沖絕緣圖案，所述緩沖絕緣圖案在所述公共導電線之間設置在所述填充絕緣圖案上，

其中，所述上覆蓋圖案與所述緩沖絕緣圖案的頂表面接觸。

10.根據權利要求1所述的三維半導體存儲器件，所述三維半導體存儲器件還包括：

上蝕刻停止圖案，所述上蝕刻停止圖案設置在所述第二單元堆疊的頂表面與每條所述第二導電線之間，并且由導電材料形成，

其中，所述公共導電線的所述第二厚度大于所述第二導電線的第三厚度，并且

其中，所述上蝕刻停止圖案比所述蝕刻停止圖案薄。