[發明專利]一種集成前置放大電路的深硅探測器模塊

有效

• 申請號: 202110056836.3
• 申請日: 2021-01-15
• 公開（公告）號: CN112885855B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 劉鵬
• 申請（專利權）人: 核芯光電科技（山東）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L25/16
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 張營磊

本發明提供一種集成前置放大電路的深硅探測器模塊，包括至少兩片探測器芯片；各探測器芯片層疊設置，且相鄰探測器芯片呈角度設置；探測器芯片包括靈敏區、集成區、鍵合區及開孔區單元；靈敏區單元包括若干光電單元組成的硅微條；集成區單元包括ASIC芯片，ASIC芯片包括輸入輸出管腳；鍵合區包括輸入、輸出引線焊盤以及鍵合鋁絲；輸入引線焊盤與、光電單元以及輸入管腳連接；輸出引線焊盤與同層的ASIC芯片輸出管腳連接，或者相鄰層的ASIC芯片輸出引線管腳連接；開孔區，用于避讓ASIC芯片輸出管腳與相鄰層的輸出引線焊盤的層間走線，同時避讓相鄰層的ASIC芯片以及焊盤與ASIC芯片管腳間的鍵合鋁絲。

技術領域

本發明屬于探測器技術領域，具體涉及一種集成前置放大電路的深硅探測器模塊。

背景技術

目前傳統CT上使用探測器為閃爍體探測器，下面集成光電二極管陣列，此種閃爍體探測器成像清晰度低，無法提供彩色圖像，設備體積大，重量大；且受探測器像元尺寸限制，空間分辨率有限。

新一代CT用半導體探測器采用單片作為最小單元，排列時采用兩層布局，兩層錯位排放，采用兩邊讀出形式，此種半導體探測器一是受排列布局限制，分前后兩層，占用空間大，且讀出電路分布于兩側，造成探測器體積大；二是半導體探測器前后兩層接收的X射線存在光程差，接收X射線不一致，對成像的清晰度有影響；三是半導體探測器的前后兩層交錯分布，不利于安裝。

此為現有技術的不足，因此，針對現有技術中的上述缺陷，提供一種集成前置放大電路的深硅探測器模塊，是非常有必要的。

發明內容

針對現有技術的上述傳統CT的探測器清晰度低，體積大，分辨率有限，而新一代半導體CT兩層排列，兩邊讀出，占用空間大，體積大，影響清晰度，且安裝復雜的缺陷，本發明提供一種集成前置放大電路的深硅探測器模塊，以解決上述技術問題。

本發明提供一種集成前置放大電路的深硅探測器模塊，包括至少兩片探測器芯片；

各探測器芯片層疊設置，且相鄰探測器芯片之間絕緣設置；

探測器芯片設有受光側，各探測器芯片的受光側設置在同一弧面，相鄰探測器芯片呈角度設置，且相鄰探測器芯片的夾角小于設定閾值；

探測器芯片包括靈敏區單元、前置放大處理芯片集成區單元、鍵合區單元及開孔區單元；

靈敏區單元設置在探測器芯片的受光側；靈敏區單元包括若干硅微條，各硅微條平行，并沿著探測器芯片受光側邊緣向探測器芯片內側分布；

每個硅微條包括若干光電單元，每個探測器芯片的所有光電單元形成光電陣列；設置在探測器芯片受光側的硅微條的光電單元形成受光面，受光面用于接收X攝線；

前置放大處理芯片集成區單元包括ASIC芯片，ASIC芯片設有輸入管腳和輸出管腳；

鍵合區單元包括輸入引線焊盤、輸出引線焊盤以及鍵合鋁絲；輸入引線焊盤與各光電單元通過金屬柵線連接，并與同層探測器芯片的ASIC芯片輸入管腳通過鍵合鋁絲連接；輸出引線焊盤與同層探測器芯片的ASIC芯片輸出管腳，或者相鄰層探測器芯片的ASIC芯片輸出管腳通過鍵合鋁絲連接；

開孔區單元，用于避讓ASIC芯片輸出管腳與相鄰層探測器芯片的輸出引線焊盤連接的鍵合鋁絲的層間走線。光敏區單元，為工作區域，用于將受光面接收到的X射線轉化為載流子。

進一步地，探測器芯片分為主探測器芯片和從探測器芯片；

主探測器芯片的數量為一個；

主探測器芯片的鍵合區包括輸入引線焊盤、同層輸出引線焊盤、跨層輸出引線焊盤以及鍵合鋁絲；

從探測器芯片的鍵合區包括輸入引線焊盤和鍵合鋁絲；