[發明專利]半導體結構及其制造方法、半導體器件、芯片

在審

• 申請號: 202110056681.3
• 申請日: 2021-01-15
• 公開（公告）號: CN114765157A
• 公開（公告）日: 2022-07-19
• 發明（設計）人: 裴俊植;高建峰;劉衛兵
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/532;H01L21/768
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 劉廣達

本公開提出一種半導體結構及其制造方法、半導體器件、芯片，該半導體結構包括：半導體襯底及形成于半導體襯底上的介質層；嵌入于介質層中的導通孔；形成于導通孔中的第一含鈷覆蓋層；形成于第一含鈷覆蓋層上的金屬互連線，金屬互連線填充于導通孔內；以及，形成于金屬互連線上的第二含鈷覆蓋層，第二含鈷覆蓋層僅位于填充在導通孔內的金屬互連線上。本公開在金屬互連線左、右、下部形成有第一含鈷覆蓋層，在金屬互連線上部形成有第二含鈷覆蓋層，使金屬互連線四周都包裹有含鈷覆蓋層，藉由含鈷覆蓋層負荷應力遷移和電遷移，有效防止金屬互連線中的電荷遷移到介質層中，減少金屬互連線因應力遷移或電遷移損傷的情況，提高了半導體器件的可靠性。

技術領域

本公開屬于半導體技術領域，具體涉及一種半導體結構及其制造方法、半導體器件、芯片。

背景技術

在半導體器件的后道工序中，需要在半導體器件上形成金屬互連層，每層金屬互連層包括金屬互連線和介質層，需要在介質層中形成導通孔，在導通孔中沉積金屬，以形成金屬互連線。

受制作過程中的環境壓力及工作過程中的電壓等因素影響，金屬互連線會存在一定的應力遷移(Stress migration，SM)和電遷移(Electro-migration，EM)情況。尤其隨著半導體的集成度越來越高，金屬互連線的尺寸也隨之變小，尺寸越小的情況下，金屬互連線的應力遷移和電遷移對半導體器件的性能影響越大，甚至導致半導體器件失效。

發明內容

為解決現有的半導體器件存在的問題，本公開提供了一種半導體結構及其制造方法、半導體器件、芯片，在金屬互連線的四周形成含鈷覆蓋層，由含鈷覆蓋層負荷應力遷移和電遷移，有效防止金屬互連線中的電荷遷移到介質層中，減少金屬互連線因應力遷移或電遷移損傷的情況，提高器件可靠性。

根據一個或多個實施例，一種半導體結構，包括：半導體襯底及形成于所述半導體襯底上的介質層；嵌入于所述介質層中的導通孔；形成于所述導通孔中的第一含鈷覆蓋層；形成于所述第一含鈷覆蓋層上的金屬互連線，所述金屬互連線填充于所述導通孔內；以及，形成于所述金屬互連線上的第二含鈷覆蓋層，所述第二含鈷覆蓋層僅位于填充在所述導通孔內的金屬互連線上。

根據一個或多個實施例，一種半導體器件，包括上述的半導體結構。

根據一個或多個實施例，一種芯片，包括上述的半導體器件。

根據一個或多個實施例，一種半導體結構的制造方法，包括：提供半導體襯底及形成于所述半導體襯底上的介質層，所述介質層中形成有導通孔；在所述導通孔中沉積第一含鈷覆蓋層；在所述第一含鈷覆蓋層上沉積金屬形成金屬互連線，所述金屬互連線填充于所述導通孔內；對所述金屬互連線進行平坦化，使所述金屬互連線的上表面低于所述介質層的上表面；在所述金屬互連線上沉積第二含鈷覆蓋層，使所述第二含鈷覆蓋層僅位于填充在所述導通孔內的所述金屬互連線之上。

本公開的有益效果為：

本公開實施例提供在金屬互連線的左、右、下部形成有第一含鈷覆蓋層，在金屬互連線的上部形成有第二含鈷覆蓋層，如此使金屬互連線的四周都包裹有含鈷材料，藉由含鈷覆蓋層來負荷應力遷移和電遷移，有效防止金屬互連線中的電荷遷移到介質層中，減少金屬互連線因應力遷移或電遷移損傷的情況，提高了半導體器件的可靠性。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本公開的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1為本公開一些實施例中半導體結構的剖面示意圖。

圖2為本公開一些實施例中半導體結構中介質層和導通孔的結構示意圖。

圖3為本公開一些實施例中在圖2所示的半導體結構中形成第一含鈷覆蓋層的結構示意圖。