[發(fā)明專利]三維半導(dǎo)體存儲器裝置

在審

• 申請?zhí)枺?/td>: 202110054620.3
• 申請日: 2021-01-15
• 公開（公告）號: CN113130504A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計）人: 梁宇成;李炳鎮(zhèn);康范圭;李東植
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: H01L27/11563
• 分類號: H01L27/11563;H01L27/11568;H01L27/11578;H01L27/11573
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司 11112
• 代理人: 趙南;張帆

1.一種三維半導(dǎo)體存儲器裝置，包括：

第一外圍電路，其包括多個不同的解碼器電路；

所述第一外圍電路上的第一存儲器，所述第一存儲器包括：

第一堆疊結(jié)構(gòu)，其具有堆疊在彼此上的多個第一電極層以及所述多個第一電極層中的第一電極層之間的多個第一電極間介電層，

第一平面化介電層，其覆蓋所述第一堆疊結(jié)構(gòu)的端部，以及

第一穿通件，其穿透所述第一平面化介電層以及所述第一堆疊結(jié)構(gòu)的所述端部，所述第一穿通件與所述多個第一電極層絕緣并且電連接至所述多個不同的解碼器電路中的一個；以及

所述第一存儲器上的第二存儲器，所述第二存儲器包括：

第二堆疊結(jié)構(gòu)，其具有堆疊在彼此上的多個第二電極層以及所述多個第二電極層中的第二電極層之間的多個第二電極間介電層，

第二平面化介電層，其覆蓋所述第二堆疊結(jié)構(gòu)的端部，以及

第一單元接觸插塞，其穿透所述第二平面化介電層，所述第一單元接觸插塞將所述多個第二電極層中的一個電連接至所述第一穿通件。

2.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體存儲器裝置，其中，

所述第一存儲器包括包圍所述第一穿通件的第一穿通介電層；

所述第二存儲器包括包圍所述第一單元接觸插塞的第一接觸介電層；并且

所述第一穿通介電層的厚度大于所述第一接觸介電層的厚度。

3.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體存儲器裝置，其中，

所述第一存儲器包括包圍所述第一穿通件的第一穿通介電層；

所述第一穿通介電層具有與第一方向平行的第一厚度，所述第一方向與所述第一外圍電路的頂表面平行；

所述多個第一電極間介電層中的一個具有與第二方向平行的第二厚度，所述第二方向與所述第一外圍電路的頂表面垂直；并且

所述第一厚度等于或者大于所述第二厚度。

4.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體存儲器裝置，其中，

所述多個第一電極層包括在所述第一堆疊結(jié)構(gòu)的端部處的多個第一凹進(jìn)，所述多個第一凹進(jìn)的內(nèi)壁彼此豎直地對齊；

所述第一堆疊結(jié)構(gòu)包括填充所述多個第一凹進(jìn)的多個第一殘余犧牲圖案；并且

所述第一穿通件穿透所述多個第一殘余犧牲圖案中的一個。

5.根據(jù)權(quán)利要求1所述的三維半導(dǎo)體存儲器裝置，其中，

所述多個不同的解碼器電路包括第一解碼器電路和第二解碼器電路，所述第一解碼器電路和所述第二解碼器電路在與所述第一外圍電路的頂表面平行的第一方向上彼此間隔開；并且

所述多個第二電極層中的一個通過所述第一單元接觸插塞和所述第一穿通件電連接至所述第二解碼器電路。

6.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體存儲器裝置，其中，所述第一存儲器還包括：

穿透所述第一平面化介電層的第二單元接觸插塞，所述第二單元接觸插塞將所述多個第一電極層中的一個電連接至所述第一解碼器電路。

7.根據(jù)權(quán)利要求5所述的三維半導(dǎo)體存儲器裝置，其中，

所述多個不同的解碼器電路還包括第三解碼器電路，所述第二解碼器電路和所述第三解碼器電路在第二方向上鄰近，所述第二方向平行于所述第一外圍電路的頂表面并且與所述第一方向相交；

所述第一存儲器包括在所述第二方向上與所述第一堆疊結(jié)構(gòu)間隔開的第三堆疊結(jié)構(gòu)；

所述第三堆疊結(jié)構(gòu)包括堆疊在彼此上的多個第三電極層和所述多個第三電極層中的第三電極層之間的多個第三電極間介電層；

所述第一平面化介電層延伸以覆蓋所述第三堆疊結(jié)構(gòu)的端部；并且

所述第一存儲器包括穿透所述第一平面化介電層的第三單元接觸插塞，所述第三單元接觸插塞將所述多個第三電極層中的一個電連接至所述第三解碼器電路。

8.根據(jù)權(quán)利要求7所述的三維半導(dǎo)體存儲器裝置，其中，所述第三堆疊結(jié)構(gòu)位于距所述第一外圍電路第一距離處，所述第一距離與所述第一堆疊結(jié)構(gòu)距所述第一外圍電路的第二距離相同。