[發明專利]半導體結構

在審

• 申請號: 202110053725.7
• 申請日: 2021-01-15
• 公開（公告）號: CN113140562A
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 游家權;張家豪;林天祿;林佑明;王志豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 聶慧荃;閆華

本公開提供一種半導體結構。半導體結構包括金屬柵極結構，設置于半導體基板上方；柵極間隔物，設置于金屬柵極結構的側壁上；源極/漏極接觸件，設置于半導體基板上方并且通過柵極間隔物與金屬柵極結構分開；及接觸部件，耦合金屬柵極結構至源極/漏極接觸件。可將接觸部件設置成包括設置于金屬層上的介電層，其中介電層及金屬層是由連續的側壁所定義。

技術領域

本發明實施例涉及一種半導體結構，尤其涉及一種具有抵接接觸件的半導體裝置。

背景技術

集成電路(integrated circuit,IC)產業已歷經了指數成長。IC材料及設計的技術性進步已產生了數個世代的ICs，其中各世代都比前一世代具有更小且更復雜的電路。在IC演進的歷程中，功能密度(即單位芯片面積的內連線裝置數目)通常會增加，而幾何尺寸(即可使用工藝生產的最小元件(或線))卻減少。此微縮化(scaling down)的工藝通常通過提高生產效率及降低相關成本來提供效益。這種微縮化也已增加了ICs加工及制造的復雜性

例如，隨著部件尺寸不斷減小，抵接接觸件及內連線部件的制造變得更具挑戰性。在較小的長度尺度下，抵接接觸件及內連線部件可受益于延長的間隔距離，以解決電子短路問題并改善裝置性能。盡管制造抵接接觸件及內連線部件的現有方法通常已經足夠了，但并非在所有方面皆令人滿意。

發明內容

本發明實施例的目的在于提供一種半導體結構，以解決上述至少一個問題。

本發明實施例提供一種半導體結構，包括：金屬柵極結構(metal gatestructure,MG)，設置于半導體基板上方；柵極間隔物，設置于金屬柵極結構的側壁上；源極/漏極接觸件(S/D contact,MD)，設置于半導體基板上方，并且通過柵極間隔物與金屬柵極結構分開；及接觸部件，耦合金屬柵極結構至源極/漏極接觸件，其中接觸部件包括介電層，設置于金屬層上，且其中介電層及金屬層是由連續的側壁所定義。

本發明實施例提供一種半導體結構，包括：金屬柵極堆疊，設置于基板上方；源極/漏極(source/drain,S/D)部件，設置于基板上方并鄰近于金屬柵極堆疊；源極/漏極接觸件，設置于源極/漏極部件上；第一層間介電(interlayer dielectric,ILD)層，設置于源極/漏極接觸件上方；抵接接觸件(butted contact)，設置于第一層間介電層中，其中抵接接觸件從第一層間介電層延伸至接觸金屬柵極堆疊及源極/漏極接觸件；介電層，設置于抵接接觸件上，其中介電層的側壁是由第一層間介電層所定義；第二層間介電層，設置于第一層間介電層上方；及導電部件，設置于第二層間介電層中。

本發明實施例提供一種半導體結構的形成方法，包括：形成半導體裝置，包括設置金屬柵極結構(metal gate structure,MG)于半導體層上方，設置柵極間隔物于金屬柵極結構的側壁上，并設置源極/漏極(source/drain,S/D)部件于半導體層中并鄰近于金屬柵極結構；形成源極/漏極接觸件(S/D contact,MD)于源極/漏極部件上方；形成第一層間介電(interlayer dielectric,ILD)層于金屬柵極結構及源極/漏極接觸件上方；圖案化第一層間介電層以形成開口；形成金屬層于開口中，使得金屬層接觸金屬柵極結構及源極/漏極接觸件；移除金屬層的頂部，以形成溝槽；形成介電層于金屬層的剩余部分上方，從而填充溝槽；及形成第二層間介電層于介電層上方。

附圖說明

本公開的各面向從以下詳細描述中配合附圖可最好地被理解。應強調的是，依據業界的標準做法，各種部件并未按照比例繪制且僅用于說明的目的。事實上，為了清楚討論，各種部件的尺寸可任意放大或縮小。

圖1為根據本公開的各面向，示出制造半導體裝置的方法的流程圖。

圖2A為根據本公開的各面向，半導體裝置的實施例的立體三維視圖。

圖2B為根據本公開的各面向，示出半導體裝置的實施例的平面俯視圖。