[發明專利]橫向雙擴散晶體管及其制造方法

在審

• 申請號: 202110049987.6
• 申請日: 2021-01-14
• 公開（公告）號: CN112909091A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 葛薇薇
• 申請（專利權）人: 杰華特微電子（杭州）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;岳丹丹

本公開涉及半導體技術領域，提供了一種橫向雙擴散晶體管及其制造方法，該LDMOS器件包括：在襯底上設置的第一外延層和第二外延層；在該第二外延中設置的沿第一方向排列且間隔分布的兩個溝槽柵結構；沿第二方向定義該第二外延層上位于前述溝槽柵結構的一側依次為第一漂移區和漏端區域，位于該溝槽柵結構的另一側為源端區域；以及沿第一方向在兩個溝槽柵結構之間的第二外延層上設置平面柵結構，在該漏端區域設置的漏注入區和在該源端區域設置的源注入區；該漏注入區、源注入區和柵結構上的金屬接觸分別對應引出到漏電極、源電極和柵電極。由此可以有效提高該LDMOS器件的耐壓，降低其導通電阻。

技術領域

本公開涉及半導體技術領域，具體涉及一種橫向雙擴散晶體管及其制造方法。

背景技術

橫向雙擴散金屬氧化物半導體(Laterally Diffused Metal OxideSemiconductor，LDMOS)器件為單極型多子器件，具有良好的關斷特性、高的輸入阻抗、易于大規模集成等優點，在許多領域均得以廣泛的應用。

擊穿電壓和導通電阻是設計功率LDMOS器件必須考慮的兩個主要參數。若提高其擊穿電壓，導通電阻也會隨之增加，導致通態功耗增大。由于導通電阻與擊穿電壓之間存在不可調和的矛盾，因此，在實際應用中，需要對功率LDMOS器件的導通電阻加以限制。

在LDMOS器件優化設計中最主要的目的之一就是在獲得最大擊穿電壓的同時使得導通電阻盡可能小。由于這兩項指標在器件設計中對于漂移區摻雜濃度和長度的參數要求是矛盾的，高的擊穿電壓勢必會帶來高的導通電阻。因此，通過對器件結構、材料等的優化來折衷擊穿電壓和導通電阻的矛盾始終是研究的熱點。常見的技術有降低表面電場(RESURF)技術，超結(Superjunction，SJ)技術，場板技術等。

其中，RESURF技術是一種被大量廣泛應用的技術，其可以有效調節漂移區電場，提升器件的擊穿電壓(BV)，并且可以在耐壓狀態下，輔助耗盡漂移區，在相同的耐壓條件下可以有更大的摻雜濃度，更低的導通電阻。

對于滿足RESURF條件的LDMOS，器件耐壓特性得到了提高，但是其導通電阻與擊穿電壓仍然存在著2.5次方的比例關系。因此，高的導通電阻限制了LDMOS器件在高壓領域的應用。

傳統的降低雙重表面電場(double resurf)結構中，均勻P降場層(ptop)雖然可以輔助耗盡漂移區，在相同的耐壓條件下可以有更大的摻雜濃度，更低的導通電阻，但其提升性能有限。

發明內容

為了解決上述技術問題，本公開提供了一種橫向雙擴散晶體管及其制造方法，可以有效提高器件的耐壓，降低其導通電阻。

一方面本公開提供了一種橫向雙擴散晶體管，包括：

在襯底上依次層疊設置的第一摻雜類型的第一外延層和第二摻雜類型的第二外延層；

在前述第二外延層中設置有沿第一方向排列且間隔分布的兩個溝槽柵結構，前述兩個溝槽柵結構的中心連線的延伸線在與前述第一方向呈正交的第二方向上；

沿前述第二方向定義前述第二外延層上位于前述溝槽柵結構的一側依次為第一漂移區和漏端區域，位于該溝槽柵結構的另一側為源端區域，并在該漂移區和漏端區域周圍設置有第一摻雜區；

沿前述第一方向在前述兩個溝槽柵結構之間的第二外延層上設置的平面柵結構，前述平面柵結構與前述溝槽柵結構中的相同結構層之間連通；

在所述漏端區域設置有漏注入區和在所述源端區域中設置有源注入區；

所述漏注入區、源注入區和柵結構上的金屬接觸分別對應引出到漏電極、源電極和柵電極。

優選地，該橫向雙擴散晶體管還包括：

第一摻雜類型的第一漂移區，前述第一漂移區設置在前述第二外延層上位于前述溝槽柵結構一側的漏端區域上。