[發明專利]一種降低打引線高度的芯片封裝方法及其封裝結構

在審

• 申請號: 202110049553.6
• 申請日: 2021-01-14
• 公開（公告）號: CN112366142A
• 公開（公告）日: 2021-02-12
• 發明（設計）人: 崔銳斌;楊斌;匡自亮
• 申請（專利權）人: 廣東佛智芯微電子技術研究有限公司;廣東芯華微電子技術有限公司
• 主分類號: H01L21/52
• 分類號: H01L21/52;H01L21/60;H01L21/56;H01L23/49;H01L23/498;H01L23/13;H01L25/00
• 代理公司: 佛山市海融科創知識產權代理事務所(普通合伙) 44377
• 代理人: 陳志超

1.一種降低打引線高度的芯片封裝方法，其特征在于，包括以下步驟：

A、提供基板，并在所述基板沿其厚度方向的一側面開設多個安裝孔，并在每個所述安裝孔孔內設置一個芯片模組，所述芯片模組包括至少一個芯片；

B、將每個所述芯片模組的輸入和輸出端口分別與所述基板上的引線框架通過金屬引線連接，所述金屬引線的外表面包覆有絕緣材料；

C、用壓具將所述金屬引線往預設方向壓彎，使所述金屬引線達到設定高度；

D、在所述基板上設置塑封層，所述塑封層填充于所述安裝孔孔內，并將所述金屬引線包裹在內。

2.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟A中，所述芯片模組的高度不高于所述安裝孔的深度。

3.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟A中，所述芯片模組設置有輸入和輸出端口的一面朝向所述安裝孔的開口方向。

4.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟B中，每個所述芯片模組包括至少兩個所述芯片，所述芯片之間通過所述金屬引線電性連接。

5.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟B中，所述絕緣材料為絕緣漆或綠油。

6.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，所述步驟C中，所述設定高度為所述金屬引線高于所述基板0~300μm的位置。

7.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟A之前，還包括以下步驟：

在所述芯片模組中每一所述芯片上分別設置一封裝層，所述封裝層將對應所述芯片設置有輸入和輸出端口的一面之外的多個面包裹住。

8.根據權利要求7所述的降低打引線高度的芯片封裝方法，其特征在于，所述封裝層為采用聚酰亞胺、氰酸酯型環氧樹脂或摻入無機物以調節熱膨脹系數的液態環氧樹脂基封裝料。

9.根據權利要求1所述的降低打引線高度的芯片封裝方法，其特征在于，在所述步驟D之后，還包括以下步驟：

E、將所述基板正面的引線框架從所述基板的背面電性引出，形成大板級封裝結構；

F、對所述大板級封裝結構進行切割，獲得多個封裝結構單體，每一所述封裝結構單體有且僅有一個所述芯片模組。

10.一種降低打引線高度的芯片封裝結構，其特征在于，包括：

基板，所述基板沿其厚度方向的一側面設置有安裝孔；

芯片模組，所述芯片模組設置于所述安裝孔孔內，每個所述芯片模組包括至少一個芯片；且每個所述芯片模組的輸入和輸出端口分別與所述基板上的引線框架通過金屬引線連接；所述金屬引線的外表面包覆有絕緣材料，且所述金屬引線具有設定高度；

塑封層，所述塑封層填充于所述安裝孔孔內，并將所述金屬引線包裹在內。