[發明專利]一種基于MicroBlaze的FPGA及DSP遠程加載系統

在審

• 申請號: 202110048468.8
• 申請日: 2021-01-14
• 公開（公告）號: CN112667320A
• 公開（公告）日: 2021-04-16
• 發明（設計）人: 趙參;郝國鋒;王小龍;虞亞君;桑坤
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: G06F9/445
• 分類號: G06F9/445;G06F8/71;G06F8/656;G06F15/78;G06F13/42;H04L29/08
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊立秋

本發明屬于以FPGA和DSP為架構的嵌入式系統的軟硬件設計技術領域，具體涉及一種基于MicroBlaze的FPGA及DSP遠程加載系統，該遠程加載系統包括FPGA芯片、DSP芯片、PHY芯片和FLASH芯片，其遠程加載主要是通過FPGA芯片內部的軟核和邏輯設計實現的；對于FPGA芯片的更新，上位機通過以太網將要更新的FPGA芯片配置文件通過網口下發給FPGA芯片內部的MicroBlaze軟核，此軟核通過Lwip網絡協議，解析出有效的數據后，通過AXI總線把數據傳輸給FPGA芯片的fpga_load_ctrl加載模塊，此加載模塊緩存數據并通過SPI總線接口把數據存儲到FLASH芯片中；對于DSP芯片的更新，也是通過上位機下發DSP芯片的更新配置文件，MicroBlaze軟核接收到數據后；可以使得FPGA和DSP更新程序的方式更加便捷，而且效率有很大的提高。

技術領域

本發明屬于以FPGA和DSP為架構的嵌入式系統的軟硬件設計技術領域，具體涉及一種基于MicroBlaze的FPGA及DSP遠程加載系統。

背景技術

在航空航天、工業控制、雷達等領域，以現場可編程門陣列（FPGA）+數字信號處理器（DSP）為設計方案的設備使用的非常廣泛。FPGA可以完成對外圍數據的高速采集和復雜的邏輯控制，實現各種控制和通信協議，DSP通過和FPGA進行數據交互，把采集的數據通過DSP完成復雜的算法進行分析處理。

一般情況下，這些設備需要不斷的更新完善系統軟件。對于大型系統有多個設備和機箱的情況下，如果通過JTAG接口連接仿真器的方式進行更新系統軟件，需要對所有的板卡從機箱中拆卸下來逐個連接仿真器進行軟件升級，這樣不僅耗時耗力，而且有一定的改變設備狀態的風險，不利于設備的維護和管理。所以就需要一種有效的，可以遠程加載的系統平臺，完成對設備板卡的軟件程序升級加載功能，因此亟需研發一種基于MicroBlaze的FPGA及DSP遠程加載系統來解決上述問題。

發明內容

針對現有技術的不足，本發明提供了一種基于MicroBlaze的FPGA及DSP遠程加載系統，可以使得FPGA和DSP更新程序的方式更加便捷，而且效率有很大的提高。

本發明通過以下技術方案予以實現：

一種基于MicroBlaze的FPGA及DSP遠程加載系統，該遠程加載系統包括FPGA芯片、DSP芯片、PHY芯片和FLASH芯片，其遠程加載主要是通過所述FPGA芯片內部的軟核和邏輯設計實現的；

對于所述FPGA芯片的更新，上位機通過以太網將要更新的所述FPGA芯片配置文件通過網口下發給所述FPGA芯片內部的MicroBlaze軟核，此軟核通過Lwip網絡協議，解析出有效的數據后，通過AXI總線把數據傳輸給所述FPGA芯片的fpga_load_ctrl加載模塊，此加載模塊緩存數據并通過SPI總線接口把數據存儲到所述FLASH芯片中；

對于所述DSP芯片的更新，也是通過上位機下發所述DSP芯片的更新配置文件，所述MicroBlaze軟核接收到數據后，通過AXI總線與axi_uart模塊和dsp_load_ctrl模塊進行數據和指令交互，把配置文件存儲到所述DSP芯片的片上所述FLASH芯片中。

優選的，所述MicroBlaze軟核處理器系統通過以太網接口和上位機進行數據通信。

優選的，所述FPGA芯片的遠程加載采用了QuickBoot的方法，所述FPGA芯片的程序加載運行是通過讀取所述FLASH芯片中的數據進行的。

優選的，所述FLASH芯片中包括header、golden bitstream area和updatebitstream area三個區域部分；

其中所述Header中包括關鍵開關字和熱啟動跳轉序列，所述關鍵開關字為0xAA995566；

如果所述關鍵開關字為打開狀態，則執行所述熱啟動跳轉序列，然后會跳轉到所述update bitstream area區域，讀取此區域中的數據配置到所述FPGA芯片中運行；