[發明專利]一種低功耗芯片的管腳互聯設計方法

在審

• 申請號: 202110048375.5
• 申請日: 2021-01-14
• 公開（公告）號: CN112908961A
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 盧鼎;雷海燕;宋存杰
• 申請（專利權）人: 大唐半導體科技有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495
• 代理公司: 北京慕達星云知識產權代理事務所(特殊普通合伙) 11465
• 代理人: 符繼超

1.一種低功耗芯片的管腳互聯設計方法，其特征在于，將芯片內核劃分為供電單元、斷電域和非斷電域，在管腳PAD的邏輯信號通道內設置斷電隔離鎖存受控單元；所述供電單元對斷電域和非斷電域進行供電，所述非斷電域與斷電隔離鎖存受控單元電連接，當芯片內核斷電時，斷電域斷電，非斷電域向斷電隔離鎖存受控單元發送斷電鎖存信號，斷電隔離鎖存受控單元繼續維持管腳PAD的輸出值。

2.根據權利要求1中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述非斷電域中設置斷電控制邏輯，斷電控制邏輯接收到外部的斷電請求信號后，斷電控制邏輯發送鎖存信號至斷電隔離鎖存受控單元，所述斷電隔離鎖存受控單元接收斷電鎖存信號后進行鎖存并發送鎖存完畢信號至斷電控制邏輯，所述斷電控制邏輯接收到鎖存完畢信號后將斷電請求信號發送至供電單元，供電單元執行斷電。

3.根據權利要求1中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述斷電隔離鎖存受控單元包括多個斷電隔離鎖存器，所述斷電隔離鎖存器以單獨固化的形式設置在每條邏輯信號通道上，所述斷電隔離鎖存器與斷電控制邏輯通信連接。

4.根據權利要求3中實施的一種功耗芯片的管腳互聯設計方法，其特征在于，所述斷電隔離鎖存受控單元通過斷電控制邏輯進行控制鎖住當前配置值。

5.根據權利要求3中實施的一種功耗芯片的管腳互聯設計方法，其特征在于，所述邏輯信號包括，輸入使能信號，外部輸入信號，輸出使能信號，芯片輸出信號和電位控制信號。

6.根據權利要求1中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述非斷電域與斷電隔離鎖存受控單元電連接的連接電路為為單路徑通路，由非斷電域引出一條通電線路，通電線路依次串聯各個管腳PAD中互聯的斷電隔離鎖存受控單元。

7.根據權利要求1中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述非斷電域與斷電隔離鎖存受控單元電連接的連接電路為多路徑通路，由非斷電域引出主通電線路，主通電線路引出支路通電線路，所述支路通電線路與單個管腳PAD互聯的斷電隔離鎖存受控單元對應連接。

8.根據權利要求7中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述管腳分布在芯片內核四周，所述主通電線路由非斷電域引向四周，所述支路通電線路與其主通電線路方向上管腳PAD互聯的斷電隔離鎖存受控單元對應連接。

9.根據權利要求1中所述的一種低功耗芯片的管腳互聯設計方法，其特征在于，所述芯片為SOC芯片或ASIC芯片。