[發明專利]指令發送方法、芯片和電子設備

有效

• 申請號: 202110044577.2
• 申請日: 2021-01-13
• 公開（公告）號: CN112631658B
• 公開（公告）日: 2022-11-15
• 發明（設計）人: 胡云鵬;王洪;曾紀國
• 申請（專利權）人: 成都國科微電子有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/32;G06F15/78
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 陳萬藝

1.一種指令發送方法，其特征在于，應用于芯片，所述芯片包括存儲模塊，所述存儲模塊有多個存儲單元，所述存儲單元用于存儲指令，所述指令用于讀取或者寫入數據，所述方法包括：

當獲得待存儲指令時，判斷所述待存儲指令與第一目標存儲單元中的第N個已存儲指令是否連續；所述第一目標存儲單元屬于多個存儲單元中的一個，所述N為所述第一目標存儲單元當前存儲的指令總數；

若連續，則將所述待存儲指令作為第N+1個已存儲指令存儲至所述第一目標存儲單元中；

當所述第一目標存儲單元中的全部已存儲指令的指令長度值等于預設指令長度值，則發送所述第一目標存儲單元中的全部已存儲指令；

若不連續，則判斷所述待存儲指令與第二目標存儲單元中的第M個已存儲指令是否連續；所述第二目標存儲單元屬于除所述第一目標存儲單元以外多個存儲單元中的一個；所述M為所述第二目標存儲單元當前存儲的指令總數；

若連續，則將所述待存儲指令作為第M+1個已存儲指令存儲至所述第二目標存儲單元中；

當所述第二目標存儲單元中的全部已存儲指令的指令長度值等于預設指令長度值，則發送所述第二目標存儲單元中的全部已存儲指令；

若不連續，則將所述待存儲指令與所述存儲模塊的下一個存儲單元中最后一個已存儲指令進行判斷，依次循環，將待存儲指令存儲到所述存儲單元中。

2.根據權利要求1所述的方法，其特征在于，所述判斷所述待存儲指令與第一目標存儲單元中的第N個已存儲指令是否連續的步驟，包括：

獲取所述待存儲指令的起始地址和所述第N個已存儲指令的結束地址；

判斷所述待存儲指令的起始地址與所述第N個已存儲指令的結束地址是否相同；

若相同，則所述待存儲指令與所述第N個已存儲指令連續；

若不相同，則所述待存儲指令與所述第N個已存儲指令不連續。

3.根據權利要求1所述的方法，其特征在于，所述判斷所述待存儲指令與第一目標存儲單元中的第N個已存儲指令是否連續的步驟，包括：

獲取所述待存儲指令的結束地址和所述第N個已存儲指令的起始地址；

判斷所述待存儲指令的結束地址與所述第N個已存儲指令的起始地址是否相同；

若相同，則所述待存儲指令與所述第N個已存儲指令連續；

若不相同，則所述待存儲指令與所述第N個已存儲指令不連續。

4.根據權利要求1所述的方法，其特征在于，所述發送所述第一目標存儲單元中的全部已存儲指令的步驟，包括：

根據發送順序，發送所述第一目標存儲單元中所述全部已存儲指令；所述發送順序表征多個存儲單元之間的發送順序。

5.一種芯片，其特征在于，所述芯片包括存儲模塊，所述存儲模塊有多個存儲單元，所述存儲單元用于存儲指令，所述指令用于讀取或者寫入數據，所述芯片用于：

當獲得待存儲指令時，判斷所述待存儲指令與第一目標存儲單元中的第N個已存儲指令是否連續；所述第一目標存儲單元屬于多個存儲單元中的一個，所述N為所述第一目標存儲單元當前存儲的指令總數；

若連續，則將所述待存儲指令作為第N+1個已存儲指令存儲至所述第一目標存儲單元中；

當所述第一目標存儲單元中的全部已存儲指令的指令長度值等于預設指令長度值，則發送所述第一目標存儲單元中的全部已存儲指令；

若不連續，則判斷所述待存儲指令與第二目標存儲單元中的第M個已存儲指令是否連續；所述第二目標存儲單元屬于除所述第一目標存儲單元以外多個存儲單元中的一個；所述M為所述第二目標存儲單元當前存儲的指令總數；

若連續，則將所述待存儲指令作為第M+1個已存儲指令存儲至所述第二目標存儲單元中；

當所述第二目標存儲單元中的全部已存儲指令的指令長度值等于預設指令長度值，則發送所述第二目標存儲單元中的全部已存儲指令；

若不連續，則將所述待存儲指令與所述存儲模塊的下一個存儲單元中最后一個已存儲指令進行判斷，依次循環，將待存儲指令存儲到所述存儲單元中。