[發明專利]輔助鎖相環加速充電的開關控制邏輯電路及鎖相環電路

有效

• 申請號: 202110043634.5
• 申請日: 2021-01-13
• 公開（公告）號: CN112671397B
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 劉博;鄧智耀;孫立功;張金燦;劉敏;張羽
• 申請（專利權）人: 河南科技大學
• 主分類號: H03L7/089
• 分類號: H03L7/089
• 代理公司: 洛陽公信知識產權事務所(普通合伙) 41120
• 代理人: 時亞娟

本發明涉及輔助鎖相環加速充電的開關控制邏輯電路及鎖相環電路，屬于半導體集成電路設計領域，所述鎖相環電路包含鑒頻鑒相器（PFD）、電荷泵（CP）、環路濾波器（LPF）、壓控振蕩器（VCO）、分頻器（DIV）和開關控制邏輯電路，重點設計的對象是開關控制邏輯電路，該設計與現有技術的鎖相環輔助充電快速鎖定電路相比，器件更少，電路更簡單、反應速度加快、占用面積小，同時可以達到在縮短鎖相環充電時間的同時，減小鎖相環輸出信號失真的概率。

技術領域

本發明屬于半導體集成電路設計技術領域，具體地，涉及輔助鎖相環加速充電的開關控制邏輯電路及鎖相環電路。

背景技術

鎖相環是集成電路設計中的重要信號源模塊，廣泛應用于通信領域，因此，鎖相環加速充電技術也是非常重要的研究和改進方向，其對于提升鎖相環的工作效率有著至關重要的影響。傳統的鎖相環電路（如圖1所示），由（PFD）鑒頻鑒相器，（CP）電荷泵，（LPF）濾波器，（VCO）壓控振蕩器和（DIV）分頻器所組成。在傳統鎖相環電路的基礎之上增加輔助充電開關邏輯模塊（如圖2所示），可以增大輸出電流以加速濾波器電容的充電，進而加速壓控振蕩器的控制電壓變化，縮短鎖相時間。

與此同時，也會引發兩個問題。例如，在申請號為CN201910144751.3、名稱為“一種快速鎖定的鎖相環電路”的發明申請中，如附圖4所示，傳統的鎖相環外加輔助充電電路，會出現鎖相環電路在開啟初期，鎖相環輔助充電模塊遲遲無法充電的情況，延緩了充電時間。再例如，在潘鴻澤等“一種快速鎖定鎖相環的方案設計”一文中，如圖10，鎖相環外加改進型輔助充電電路，雖然可有效避免鎖相環輔助充電模塊延遲跳變，延緩充電時間的情況，但同時又會出現兩個新的問題：1、該改進型電路雖然可以在初始狀態快速進入充電模式，但由于在初始階段的充電時間過長，從而導致鎖相環輸出電壓和輸出頻率產生失真；2、電路結構采用更多的晶體管和邏輯門資源，增大了信號傳輸延遲，使得輔助加速的開關邏輯電路進入正常鑒頻鑒相工作模式的時間拖長，影響了該電路的正常充電效率。

發明內容

為了解決現有技術中的不足，本發明的目的一在于提供一種輔助鎖相環加速充電的開關控制邏輯電路，目的二在于提供一種鎖相環電路，所述鎖相環電路包含所述開關控制邏輯電路。所述開關控制邏輯電路通過簡化邏輯電路結構，減少電路構成所用邏輯門器件的數量，達到縮短開關邏輯電路的反應工作時間，最終，實現了加速鎖相環充電與抑制輸出信號失真兩種性能指標的平衡。

為了實現上述目的，本發明采用的具體方案為：

一種輔助鎖相環加速充電的開關控制邏輯電路，包括二選一數據選擇器、分頻器、數據比較器、D型觸發器和由雙反相器組成的緩沖器；

Vref信號與Vvco信號從左到右依次連接所述緩沖器、數據比較器和D型觸發器；

所述開關控制邏輯電路的上支路由依次連接的二選一數據選擇器和兩個五分頻電路構成；所述五分頻電路是通過分頻器實現的；

所述D型觸發器反相輸出端和分頻器輸出端均連接與非門，輸出OUT信號。

具體地，所述數據比較器由與非門、與門、或門三種邏輯門組成。

本發明還提供一種鎖相環電路，包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器、分頻器和所述開關控制邏輯電路。

有益效果：

1、本發明所述開關控制邏輯電路，通過簡化邏輯電路結構，減少了電路構成所用邏輯門器件的數量，能夠更快地進入正常鑒頻鑒相工作模式，同時占用面積減小；達到了縮短開關邏輯電路的反應工作時間的目的。

2、本發明所述開關控制邏輯電路能夠減少鎖相環充電的時間，有效地防止在初始階段充電時間過長而導致的鎖相環輸出電壓和輸出頻率失真，實現了加速鎖相環充電與抑制輸出信號失真兩種性能指標的平衡。

附圖說明