[發(fā)明專利]用于制造半導(dǎo)體裝置封裝的方法、封裝和并入有此類封裝的系統(tǒng)在審
| 申請?zhí)枺?/td> | 202110042192.2 | 申請日: | 2019-05-09 |
| 公開(公告)號: | CN112736044A | 公開(公告)日: | 2021-04-30 |
| 發(fā)明(設(shè)計)人: | 仲野英一 | 申請(專利權(quán))人: | 美光科技公司 |
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L23/498;H01L21/56 |
| 代理公司: | 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287 | 代理人: | 王龍 |
| 地址: | 美國愛*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 制造 半導(dǎo)體 裝置 封裝 方法 并入 系統(tǒng) | ||
本申請案涉及用于制造半導(dǎo)體裝置封裝的方法、封裝和并入有此類封裝的系統(tǒng)。形成半導(dǎo)體裝置封裝的方法包括堆疊多個裸片,所述裸片堆疊呈現(xiàn)細(xì)接合線并且具有外環(huán)境涂層,所述接合線和環(huán)境涂層包括原位形成的化合物。還公開因此形成的半導(dǎo)體裝置封裝和并入有此類封裝的電子系統(tǒng)。
本案是分案申請。該分案的母案是申請日為2019年5月9日、申請?zhí)枮?01910384326.1、發(fā)明名稱為“用于制造半導(dǎo)體裝置封裝的方法、封裝和并入有此類封裝的系統(tǒng)”的發(fā)明專利申請案。
本申請案主張2018年5月10日申請的申請審理中的“用于制造3D半導(dǎo)體裝置封裝的方法、所得封裝和并入有此類封裝的系統(tǒng)(METHODS FOR FABRICATING 3DSEMICONDUCTOR DEVICE PACKAGES,RESULTING PACKAGES AND SYSTEMS INCORPORATINGSUCH PACKAGES)”的美國專利申請案第15/976,398號的申請日的權(quán)益。
技術(shù)領(lǐng)域
本文中所公開的實施例涉及制造包括多個半導(dǎo)體裸片的封裝的方法。更特定地,本文中所公開的實施例涉及用于制造包括多個堆疊式半導(dǎo)體裸片的三維封裝的的方法、所得封裝和并入有此類封裝的系統(tǒng)。
背景技術(shù)
隨著電子行業(yè)發(fā)展并且涵蓋更多的不同應(yīng)用例如智能電話和其它移動裝置、日益緊湊的個人(手提式和平板)計算機、人工智能、物聯(lián)網(wǎng)和云計算,對包括堆疊式半導(dǎo)體裸片的高密度、小外觀尺寸模塊化封裝的需求不斷增加。在此情況下,外觀尺寸不僅包含封裝的占用面積(長度和寬度)而且還包含高度、對移動應(yīng)用程序的重要考慮等等。此類需求不僅針對存儲器裸片封裝,而且還針對不僅包括存儲器裸片而且還包括存儲器裸片以及邏輯、處理器和射頻(RF)裸片中的一或多個的封裝。
雖然已展示可能制造此類封裝,但半導(dǎo)體行業(yè)迄今尚未具備制造此類封裝以提供合理成本下的小外觀尺寸和商業(yè)規(guī)模上的可接受產(chǎn)額的能力。
發(fā)明內(nèi)容
在一實施例中,一種用于制造半導(dǎo)體裝置封裝的方法包括:將包括其橫向間隔開的半導(dǎo)體裸片位置的晶片粘附到載體襯底,其中所述晶片的有源表面面向所述載體襯底;在所述晶片的背側(cè)上方形成電介質(zhì)材料;將第一層級的經(jīng)單分半導(dǎo)體裸片以相互橫向間隔開的關(guān)系放置在相應(yīng)半導(dǎo)體裸片位置上方;和將從所述晶片的所述背側(cè)穿過所述電介質(zhì)材料突出的導(dǎo)電柱連接到所述半導(dǎo)體裸片的經(jīng)對齊端墊。
在另一實施例中,一種形成半導(dǎo)體裝置封裝的方法包括在晶片的背側(cè)上的相應(yīng)半導(dǎo)體裸片位置上方以相互橫向間隔開的關(guān)系堆疊多個層級的經(jīng)單分半導(dǎo)體裸片;和在堆疊每一經(jīng)單分半導(dǎo)體裸片之前,在半導(dǎo)體裸片位置或下部經(jīng)單分半導(dǎo)體裸片的背側(cè)上方形成電介質(zhì)接合線材料。將經(jīng)單分裸片的端墊連接到穿過所述半導(dǎo)體裸片位置的所述背側(cè)上方或較低層級的經(jīng)單分半導(dǎo)體裸片的背側(cè)上方的所述電介質(zhì)接合線材料暴露的相應(yīng)導(dǎo)電柱;進行到所述經(jīng)單分半導(dǎo)體裸片之間的空間中、到其劃線區(qū)域中的材料中以及到半導(dǎo)體裸片位置之間的劃線區(qū)域內(nèi)的所述晶片的材料中的第一寬度的切割。在所述堆疊的最上部裸片的背側(cè)上方、所述經(jīng)單分半導(dǎo)體裸片的側(cè)面上方以及半導(dǎo)體裸片位置之間的所述晶片的材料上方形成涂層,且進行在所述堆疊之間進入并穿過所述半導(dǎo)體裸片位置之間的所述晶片的剩余材料的第二更窄寬度的切割。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于美光科技公司,未經(jīng)美光科技公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202110042192.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





