[發(fā)明專利]具有低導(dǎo)通電阻的超結(jié)MOSFET及制造方法

在審

• 申請?zhí)枺?/td>: 202110040147.3
• 申請日: 2021-01-13
• 公開（公告）號: CN112736133A
• 公開（公告）日: 2021-04-30
• 發(fā)明（設(shè)計）人: 姜鵬;張海濤
• 申請（專利權(quán)）人: 無錫紫光微電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 無錫市大為專利商標(biāo)事務(wù)所(普通合伙) 32104
• 代理人: 曹祖良;涂三民

本發(fā)明涉及一種具有低導(dǎo)通電阻的超結(jié)MOSFET及制造方法，在N型襯底的正面設(shè)置N型外延層，在N型外延層的正面向下開設(shè)有溝槽，在溝槽內(nèi)填充P型柱，在P型柱的上端設(shè)置P型體區(qū)，在P型體區(qū)內(nèi)設(shè)置N型源區(qū)，在N型外延層的正面設(shè)置屏蔽柵氧化層，在屏蔽柵氧化層的正面設(shè)置屏蔽柵多晶硅，在屏蔽柵多晶硅的正面設(shè)置絕緣介質(zhì)層，在絕緣介質(zhì)層的正面設(shè)置發(fā)射極金屬，發(fā)射極金屬通過接觸柱與P型體區(qū)以及N型源區(qū)歐姆接觸。本發(fā)明通過縮短推進時間來實現(xiàn)更短的P型體區(qū)的寬度，從而得到更低的溝道電阻，進而實現(xiàn)了更低的導(dǎo)通電阻，使得MOSFET性能更加優(yōu)異。

技術(shù)領(lǐng)域

本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體地說是一種具有低導(dǎo)通電阻的超結(jié)MOSFET及制造方法。

背景技術(shù)

目前，常規(guī)的超結(jié)MOSFET，如圖1所示，它包括N型襯底1、N型外延層2、P型柱3、P型體區(qū)4、N型源區(qū)5、屏蔽柵氧化層6、屏蔽柵多晶硅7、絕緣介質(zhì)層8與發(fā)射極金屬9；

在N型襯底1的正面設(shè)置N型外延層2，在N型外延層2的正面向下開設(shè)有溝槽，在溝槽內(nèi)填充P型柱3，在P型柱3的上端設(shè)置P型體區(qū)4，在P型體區(qū)4內(nèi)設(shè)置N型源區(qū)5，在N型外延層2的正面設(shè)置屏蔽柵氧化層6，在屏蔽柵氧化層6的正面設(shè)置屏蔽柵多晶硅7，在屏蔽柵多晶硅7的正面設(shè)置絕緣介質(zhì)層8，在絕緣介質(zhì)層8的正面設(shè)置發(fā)射極金屬9，發(fā)射極金屬9通過接觸柱與P型體區(qū)4以及N型源區(qū)5歐姆接觸。

在P型體區(qū)4光刻、注入與推進步驟中，推進溫度控制在1100℃、推進時間控制在60min，使得該超結(jié)MOSFET中的P型體區(qū)4的寬度較大，導(dǎo)致其溝道電阻變大，最終使得該超結(jié)MOSFET具有較高的導(dǎo)通電阻。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種具有更低的導(dǎo)通電阻且性能更優(yōu)的超結(jié)MOSFET及制造方法。

按照本發(fā)明提供的技術(shù)方案，所述具有低導(dǎo)通電阻的超結(jié)MOSFET，包括N型襯底、N型外延層、P型柱、P型體區(qū)、N型源區(qū)、屏蔽柵氧化層、屏蔽柵多晶硅、絕緣介質(zhì)層與發(fā)射極金屬；

在N型襯底的正面設(shè)置N型外延層，在N型外延層的正面向下開設(shè)有溝槽，在溝槽內(nèi)填充P型柱，在P型柱的上端設(shè)置P型體區(qū)，在P型體區(qū)內(nèi)設(shè)置N型源區(qū)，在N型外延層的正面設(shè)置屏蔽柵氧化層，在屏蔽柵氧化層的正面設(shè)置屏蔽柵多晶硅，在屏蔽柵多晶硅的正面設(shè)置絕緣介質(zhì)層，在絕緣介質(zhì)層的正面設(shè)置發(fā)射極金屬，發(fā)射極金屬通過接觸柱與P型體區(qū)以及N型源區(qū)歐姆接觸。

作為優(yōu)選，所述P型體區(qū)的寬度為2~5μm。

作為優(yōu)選，所述P型體區(qū)的寬度大于P型柱的寬度。

上述具有低導(dǎo)通電阻的超結(jié)MOSFET的制造方法包括以下步驟：

步驟一、在N型襯底的正面生長出N型外延層；

步驟二、進行JFET光刻與注入；

步驟三、在N型外延層的正面進行溝槽光刻、刻蝕與溝槽填充，形成P型柱；

步驟四、進行P型體區(qū)光刻、注入與推進，推進溫度控制在1100℃、推進時間控制在20~40min；

步驟五、進行場氧層氧化、場氧層光刻與刻蝕；

步驟六、進行柵氧化，形成屏蔽柵氧化層；

步驟七、進行多晶硅淀積、光刻與刻蝕，形成屏蔽柵多晶硅；

步驟八、進行N型源區(qū)光刻、注入與推進；

步驟九、進行硼磷硅玻璃淀積，形成絕緣介質(zhì)層；

步驟十、進行接觸孔光刻與刻蝕；

步驟十一、進行正面金屬淀積、光刻與刻蝕，形成發(fā)射極金屬。

本發(fā)明通過縮短推進時間來實現(xiàn)更短的P型體區(qū)的寬度，從而得到更低的溝道電阻，進而實現(xiàn)了更低的導(dǎo)通電阻，使得MOSFET性能更加優(yōu)異。

附圖說明

圖1是現(xiàn)有技術(shù)中常規(guī)MOSFET的結(jié)構(gòu)示意圖。