[發明專利]一種提高輸出波形穩定性的GIP電路及驅動方法

在審

• 申請號: 202110036168.8
• 申請日: 2021-01-12
• 公開（公告）號: CN112735320A
• 公開（公告）日: 2021-04-30
• 發明（設計）人: 謝建峰
• 申請（專利權）人: 福建華佳彩有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20
• 代理公司: 福州市景弘專利代理事務所(普通合伙) 35219
• 代理人: 林祥翔;徐劍兵

1.一種提高輸出波形穩定性的GIP電路，其特征在于，包括晶體管T1、晶體管T2、晶體管T3、晶體管T4、晶體管T5、晶體管T6、晶體管T7、晶體管T8、晶體管T9、晶體管T10、晶體管T11、晶體管T12、晶體管T13、晶體管T14、晶體管T15、晶體管T16、晶體管T17、晶體管T18、晶體管T19、晶體管T20、晶體管T21、晶體管T22、晶體管T23和電容；

晶體管T1的控制端和晶體管T21的控制端分別連接柵極線G(n-8)，晶體管T21的輸入端連接電壓信號FW，晶體管T21的輸出端連接晶體管T1的輸入端，晶體管T1的輸出端分別連接晶體管T2的控制端、晶體管T4的控制端、晶體管T3的輸入端、晶體管T20的控制端、晶體管T7的輸出端、晶體管T12的控制端、晶體管T13的輸入端和晶體管T14的輸入端；

晶體管T2的輸入端連接第一線路，第一線路還連接晶體管T3的控制端、晶體管T10的輸入端、晶體管T8的輸出端、晶體管T6的控制端、晶體管T15的輸入端和晶體管T23的控制端，晶體管T2的輸出端連接電壓信號VGL；

晶體管T4的輸入端連接時鐘信號CKn，晶體管T4的輸出端連接晶體管T5的輸入端、晶體管T6的輸入端、晶體管T17的輸入端和柵極線G(n)，電容的第一極板連接晶體管T4的控制端，電容的第二極板連接晶體管T4的輸出端；

晶體管T3的輸出端連接晶體管T23的輸入端，晶體管T23的輸出端連接電壓信號VGL，晶體管T20的輸入端連接第四線路，晶體管T20的輸出端連接第二線路；

第二線路分別連接到晶體管T21的輸出端和晶體管T1的輸入端相連接的線路、晶體管T3的輸出端和晶體管T23的輸入端相連接的線路、晶體管T7的輸入端和晶體管T22相連接的線路、晶體管T13的輸出端和晶體管T18的輸入端相連接的線路以及晶體管T14的輸出端和晶體管T19的輸入端相連接的線路上；

晶體管T7的控制端和晶體管T22的控制端分別連接柵極線G(n+8)，晶體管T22的輸入端連接電壓信號BW；

晶體管T12的輸出端連接電壓信號VGL，晶體管T12的輸入端連接第三線路，第三線路還連接晶體管T11的輸入端、晶體管T9的輸出端、晶體管T5的控制端、晶體管T16的輸入端、晶體管T13的控制端和晶體管T18的控制端；

晶體管T23的輸出端、晶體管T18的輸出端、晶體管T11的輸出端、晶體管T10的輸出端、晶體管T6的輸出端、晶體管T5的輸出端、晶體管T19的輸出端、晶體管T16的輸出端、晶體管T15的輸出端和晶體管T17的輸出端分別連接電壓信號VGL；

晶體管T14的控制端、晶體管T19的控制端、晶體管T15的控制端、晶體管T16的控制端和晶體管T17的控制端分別連接清零信號CLR；

極性信號V1分別連接晶體管T8的控制端、晶體管T8的輸入端和晶體管T11的控制端；

極性信號V2分別連接晶體管T10的控制端、晶體管T9的控制端和晶體管T9的輸入端。

2.根據權利要求1所述的一種提高輸出波形穩定性的GIP電路，其特征在于，還包括晶體管T24和晶體管T25；

晶體管T24的輸入端和晶體管T24的控制端分別連接極性信號V1，晶體管T25的輸入端和晶體管T25的控制端分別連接極性信號V2，晶體管T24的輸出端和晶體管T25的輸出端分別通過第四線路連接晶體管T20的輸入端。

3.根據權利要求1所述的一種提高輸出波形穩定性的GIP電路，其特征在于，所述第四線路連接電壓信號VGH。

4.根據權利要求1或2或3所述的一種提高輸出波形穩定性的GIP電路，其特征在于，所述GIP電路通過所述柵極線G(n)連接顯示屏上的畫素。

5.根據權利要求4所述的一種提高輸出波形穩定性的GIP電路，其特征在于，所述GIP電路為多個，所述畫素為多個，多個的畫素陣列排布在顯示屏上，每個畫素均連接一個所述電路的柵極線G(n)。